- •Лекция 1 введение
- •Лекция 2 Дискретные системы управления и их преимущества
- •2.1 Структура дискретной системы управления.
- •2.2 Выбор аппаратной части цф
- •2.3 Выбор языка программирования цф
- •2.4 Методы перехода к дискретной передаточной функции.
- •Лекция 3 использование z и w - преобразования
- •Лекция 4 способы программирования дискретной передаточной функции
- •4.1 Параллельное и последовательное программирование
- •4.2 Непосредственное программирование
- •4.3 Реализация цф в виде подпрограмм
- •Лекция 5 анализ и синтез дискретных су
- •5.1 Обеспечение заданной точности
- •5.2. Обеспечение заданного запаса устойчивости
- •Цифровые системы с экстраполятором первого порядка
- •Лекция 6 Расчет корректирующих средств
- •6.1. Расчет непрерывных корректирующих средств
- •Можно принять
- •6.2. Расчет дискретных корректирующих средств
- •Дискретная частотная передаточная функция
- •Переход к передаточной функции цвм дает
- •Типовые последовательные дискретные корректирующие звенья
- •Лекция 7 разработка микропроцессорных средств (мпс) дискретных су
- •7.1 Регистровая алу. Базовая структура ралу.
- •7.2 Регистровая алу разрядно-модульного типа
- •7.3 Наращивание разрядности обрабатываемых слов
- •7.4 Однокристальные ралу
- •Лекция 8 устройства микропрограммного управления микропроцессорных су
- •8.1 Устройства управления на жёсткой логике
- •Блок (узел) микропрограммного управления (бму).
- •8.2 Эмуляция системы команд (архитектуры) микро эвм посредством программирования
- •Лекция 9 модули памяти микропроцессорных су
- •9.1 Особенности и принцип построения озу
- •Статические озу
- •Динамические озу
- •9.2 Особенности и принципы построения пзу и ппзу
- •9.3 Организация и применение стековой памяти
- •Лекция 10 модули памяти микропроцессорных су(продолжение)
- •10.1. Классификация зу микро-эвм
- •10.2. Функциональные схемы озу, пзу, ппзу
- •10.2.1. Функциональные схемы озу
- •10.3. Организация многокристальной памяти
- •Лекция 11 основы реализации многопроцессорных систем
- •Лекция 12 основы реализации многопроцессорных систем (Продолжение)
- •Лекция 13 особенности разработки аппаратных средств
- •Разработка аппаратных средств мпу
- •Особенности и принципы построения разрядно - модульных микропроцессоров
- •Лекция 14 аналого-цифровые преобразователи
- •14.1 Обеспечение совместимости объекта измерения с процессором по форме представления информации
- •14.1.1 Основные операции аналого-цифрового преобразования
- •14.1.2 Алгоритмы аналого-цифрового преобразования и структуры
- •14.2 Оптимизация выбора бис ацп и бис цап микропроцессорных средств.
- •Лекция 15 датчики
- •15.1. Первичные преобразователи (датчики)
- •15..2. Свойства и разновидности измерительных преобразователей
- •15.3. Измерительные цепи
- •15.4. Контактные резистивные преобразователи
- •Лекция 16 датчики (Продолжение)
- •16.1. Реостатные и потенциометрические преобразователи
- •16.2. Электромагнитные первичные преобразователи
- •Лекция 17 датчики и исполнительные приводы
- •17.1. Ёмкостные первичные преобразователи
- •17.1.2. Пьезоэлектрические преобразователи
- •17.1.3. Тензометрические преобразователи
- •17.1.4. Оптические преобразователи
- •17.1.5. Тепловые преобразователи
- •17.1.6. Терморезисторы
- •117.2 Исполнительные приводы
- •Лекция 18 Промышленные контролеры
- •Лекция 19 Промышленные контролеры (Продолжение)
- •19.1 Локальные промышленные сети
- •19.2 Общие принципы построения промышленных контроллеров
- •19.3 Особенности распределенной системы управления
- •Лекция 20 типовые структуры су с эвм
- •2. Для автоматических систем характерна замена человека в контуре
- •Лекция 21 Дискретные системы управления на основе малых локальных сетей
- •Лекция 22 дискретные системы управления с параллельной обработкой данных
- •Лекция 23 многопроцессорные дискретные системы управления с общей памятью
- •Лекция 24 перспективы развития и внедрения дискретных су
- •Лекция 25 модели связи и архитектуры памяти
7.2 Регистровая алу разрядно-модульного типа
Рисунок 7.7 - Регистровая АЛУ разрядно-модульного типа
1. 4-х разрядное комбинационное АЛУ
2. все RG тоже 4-х разрядные
3. рг2 обеспечивает прием, хранение, сдвиг влево, сдвиг вправо, заем
4. М3 - обеспечивает прием информации в pr1 либо от внутрисистемной шины, либо от внешнего устройства.
В состав данного РАЛУ входят:
- информационные шины:
1. входные: от ВУ, р0, ISL, ISR.
2. выходные: ВУ, р4, F11, D11, OSL, OSR.
- шины управления:
S - управляющее слово,
М - модификатор,
Vo = {O - хранение, 1 - запись информации}
V1,V2 = {00 - хранение, 01-ASL, 10-ASR, 11 – запись}
W/R – {00 - хранение (чтение), 1 - запись}
V3 = {00 - хранение, 1 - запись}
AM = {0 - чтение из внутрисистемной магистрали, 1 - чтение из ВУ}
- цепь синхронизации:
передний фронт - формирование управляющего слова задний фронт -запись в RG
Для использования РАЛУ необходимо решить две задачи:
1. показать как наращиваются разрядности обрабатываемых слов,
2. определить набор операций реализуемых данным РАЛУ.
7.3 Наращивание разрядности обрабатываемых слов
При этом разрядность РОН, Pr1и АС автоматически увеличивается в n раз, где n - число секций. Для того, чтобы увеличить разрядность Рг2 и АЛУ необходимо сформировать цепи по сдвигу и переносу.
Рисунок 7.8 - Наращивание разрядности
Управляющие сигналы для всех секций РАЛУ наращиваются параллельно, а разрядность обрабатываемых слов последовательно.
7.4 Однокристальные ралу
В данной структуре добавлены цепи по сдвигу и цепи по переносу. Цепи по сдвигу включают в себя: V1, Т2, V4, V3. Когда необходимо осуществить ASL число с удвоенной разрядностью точности, младшую часть числа заносим в Рг2, выбираем V1V2 = {01} (ASL), сигнал L2 выбирается = 0. Через коммутатор V2 выдвинутый старший разряд младшей части числа поступает на вход триггера Т2 и с получением сигнала L3 фиксируется в данном триггере L3 = 1 - тактовой частоты проходят на вход триггера. С триггера Т2 информация поступает на коммутатор V3, который управляется сигналом L4. Если L4 = 1, то информация с триггера Т2 поступает на вход сдвига Рг2. Т.о. получается кольцевой сдвиг. Со сдвигом на один такт.
Рисунок 7.13 - Однокристальное РАЛУ
Если L4 = 0, то информация в Рг2 поступает от внешнего источника. В следующем такте в Рг2 заносится старшая часть сдвигаемого числа, происходит сдвиг информации с добавлением к нему информации, хранившейся в триггере Т2.
Цепи связи по переносу в себя включают: V5, Т1, VI.
Для того, чтобы сложить два числа с удвоенным разрядом точности, младшие части данных чисел записываются в Рr1 и Рг2. Данные младшей части поступают на вход АЛУ, в котором происходит их сложение. В результате получается сам результат и разряд переноса. Результат фиксируется в РОНе или в АС, а перенос фиксируется в триггере Т1 (благодаря сигналу р). (если р = 1, то происходит фиксация переноса, если р=0, то в триггере Т1 хранится предыдущее состояние, а значение переноса игнорируется). С триггера Т1 значение переноса поступает на коммутатор V1, который благодаря управляющему сигналу L1 выбирает источник значения переноса (направление), (если L1 = 0, то берется внешний перенос. Если L1 = 1, то берется значение переноса из триггера Т1). В следующем такте в Pr1 и Рг2 заносятся старшие части числа. При их сложении к ним добавится разряд переноса из триггера Т1.