- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
Для реализации ЭВМ необходимы средства обмена данными в параллельном коде с различными периферийными устройствами. Общность функций ввода-вывода стимулировала разработку БИС периферийных адаптеров, представляющих собой гибкие программные приборы, ориентированные на ввод-вывод. Типичным примером адаптера является БИС программируемого адаптера параллельного интерфейса КР580ВВ55 (в дальнейшем - адаптер).
Подключение периферийного оборудования к адаптеру производится через три двунаправленные 8-битных порта (канала) А, В и С. Порты А и В состоят из 8-разрядных регистров ввода-вывода и могут использоваться для двунаправленной передачи байтов. Порт С может быть разделен на два 4-разрядных регистра, которые могут использоваться совместно с портами А и В или независимо от них для передачи информации или для выдачи и приема сигналов управления.
Порт А и старшие 4 разряда порта С образуют группу А, порт В и младшие 4 разряда порта С - группу В.
Структурная схема адаптера на рис. 5. Чтобы запрограммировать адаптер, достаточно загрузить управляющее слово в регистр управляющего слова (РУС). Управляющее слово задает один из трех режимов работы портов:
режим 0 - нестробируемый однонаправленный ввод-вывод (основной режим); Микросхема рассматривается как 4 независимых порта (четырехразрядных или два восьмиразрядных). Вывод осуществляется по команде OUT ввод по команде IN.
режим 1 - стробируемый однонаправленный ввод-вывод; Работу канала в режиме 1 сопровождают три управляющих сигнала при вводе информации:
1 – строб приема (выходной сигнал, формируемый внешним устройством, указывает на готовность внешнего устройства к вводу информации)
2 – подтверждение приема (выходной сигнал, сообщающий внешнему устройству об окончании приема данных в канале)
3 – запрос прерывания (выходной сигнал, говорящий о завершении приема информации)
Три управляющих сигнала при выводе информации:
1 – строб записи (выходной сигнал, говорящий о готовности внешнего устройства к выводу)
2 – сигнал от внешнего устройства, подтверждающий прием информации
3 – сигнал запроса прерывания (сигнал, говорящий о завершении передачи)
Режим 2 обеспечивает направленную передачу информации по каналу А к
режим 2 - стробируемый двунаправленный ввод-вывод. Этот режим обеспечивает направленную передачу информации по каналу А к внешнему устройству и обратно. Процесс обмена сопровождают пять управляющих сигналов. Оставшиеся 11 линий (PC7 - 3) могут настраиваться либо на режим 0 либо на режим 1. Управляющие сигналы аналогичны режиму 1.
Формат управляющего слова, определяющего режим работы адаптера (слово режима), приведен на рис. 2.
BD – буфер данных
RWCU – блок управления записью чтения
CUA – схема управления канала А
CUB – схема управления канала В
Port A, Port B, Port C – три восьмиразрядных порта ввода-вывода
Если в управляющем слове старший бит равен 0, то оно используется для установки или сброса битов порта С. В этом случае разряды 1-3 управляющего слова определяют номер бита порта С, над которым производится операция установки, а бит 0 указывает на тип операции:
0 - очистка бита, указанного разрядами 1-3;
1 - установка бита, указанного разрядами 1-3;
Если нужно изменить значение бита в портах А и В, то эта операция производится в следующей последовательности:
- содержание порта вводится в аккумулятор;
- модифицируется нужный бит;
- слово с модифицированным битом выводится в тот же порт.
Рассмотрим подробнее режимы работы адаптера.
Основной режим (режим 0). В этом режиме могут работать все 3 порта, причем порт С разделяется на 2 независимых 4-битных порта. В итоге получается четыре порта параллельного ввода или вывода, два из которых 8-битные, а два - 4-битные. Таким образом, адаптер в режиме 0 может иметь одну из 16 возможных конфигураций, определяемых управляющим словом таб. 1.
Таблица 1
Состояние разрядов РУС |
Направление передачи данных в портах | |||||||
4 |
2 |
1 |
0 |
A |
C(7:4) |
B |
C(3:0) | |
0 |
0 |
0 |
0 |
вывод |
вывод |
вывод |
вывод | |
0 |
0 |
0 |
1 |
вывод |
вывод |
вывод |
ввод | |
0 |
0 |
1 |
0 |
вывод |
вывод |
ввод |
вывод | |
0 |
0 |
1 |
1 |
вывод |
вывод |
ввод |
ввод | |
0 |
1 |
0 |
0 |
вывод |
ввод |
вывод |
вывод | |
0 |
1 |
0 |
1 |
вывод |
ввод |
вывод |
ввод | |
0 |
1 |
1 |
0 |
вывод |
ввод |
ввод |
вывод | |
0 |
1 |
1 |
1 |
вывод |
ввод |
ввод |
ввод | |
1 |
0 |
0 |
0 |
ввод |
вывод |
вывод |
вывод | |
1 |
0 |
0 |
1 |
ввод |
вывод |
вывод |
ввод | |
1 |
0 |
1 |
0 |
ввод |
вывод |
ввод |
вывод | |
1 |
0 |
1 |
1 |
ввод |
вывод |
ввод |
ввод | |
1 |
1 |
0 |
0 |
ввод |
ввод |
вывод |
вывод | |
1 |
1 |
0 |
1 |
ввод |
ввод |
вывод |
ввод | |
1 |
1 |
1 |
0 |
ввод |
ввод |
ввод |
вывод | |
1 |
1 |
1 |
1 |
ввод |
ввод |
ввод |
ввод |
Режим стробируемого однонаправленного ввода-вывода (режим1). Этот режим предназначен для однонаправленных передач данных, инициируемых прерываниями. Передача данных осуществляется через поты А и В, а линии порта С используются для управления обменом, причем в этом режиме порты А и В могут работать как на ввод, так и на вывод.
Режим стробируемого двунаправленного ввода-вывода (режим 2). В этом режиме порт А используется как 8-разрядная двунаправленная шина данных. Порт В может программироваться для работы в режимах 0 и 1. Разряды порта С используются для управления обменом.