- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
2.7 Двоичные счетчики
Счётчик - устройство, на выходах которого получается двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счётчики могут строиться на T-триггерах. Основной параметр счётчика - модуль счёта - максимальное число импульсов, которое может быть сосчитано счётчиком. Как правило, модулем счета является степень двойки: 2n, где n - число разрядов счетчика. Счётчики обозначают через СТ (от англ. counter).
Классификация счетчиков:
По способу запуска:
1) синхронные
2) асинхронные
В синхронных счетчиках входной сигнал подается на синхронизирующие входы триггеров одновременно во все разряды, т.е. все триггеры переключаются одновременно. В асинхронных сигнал последовательно «проталкивается» с выхода младшего разряда на старший разряд.
Счетчики также делят на:
1) суммирующие
2) вычитающие
3) реверсивные
Суммирующие счетчики считают от 0 до максимального числа, а вычитающие наоборот. Реверсивные могут считать как в одну так и в другую сторону.
Счетчики бывают:
1) со сквозным переносом
2) с остановкой счета
Счетчики со сквозным переносом считают до максимального числа, далее сбрасываются в 0 и опять считают до максимального числа. Счетчики с остановкой счета после достижения модуля счета перестают считать импульсы
Рассмотрим четырехразрядный асинхронный счетчик со сквозным переносом на 4-х JK – триггерах.
Схема счетчика представлена на рисунке 2.23
Рисунок 2.23 - Схема счетчика и его таблица истинности
Работа счетчика происходит следующим образом. Все триггеры T1-T4 находятся в состоянии переключения, поскольку на их входы JK подана логическая 1. В начальный момент времени все триггеры сброшены и на их выводах DCBA (1 строчка таблицы истинности) присутствует логический ноль. При подаче на вход CLK (от англ. Clock) тактового импульса N=1. Переключается только первый триггер Т1. Поскольку входы C триггеров являются инверсными переключение осуществляется при переходе от 1 к 0. Остальные триггеры не переключаются. При подаче на вход тактового импульса N=2. Переключается первый триггер Т1. На его выходе формируется переход от 1 к 0, который переключает триггер T2. дальнейший процесс удобно рассмотреть на временной диаграмме работы представленной на рисунке 2.24.
Рисунок 2.24 - Временные диаграммы работы счетчика
Как видно из временной диаграммы каждый следующий триггер переключается с вдвое меньшей частотой. Тактовый импульс в асинхронном счетчике подается только на триггер T1, остальные триггеры подключаются последовательно. Как видно из схемы переключение триггеров осуществляется неодновременное, например триггер Т2 может переключиться только после того как переключился триггер Т1, а триггер T3 может переключиться только после того как переключился триггер Т2. Каждый последовательный триггер осуществляет задержку переключении всего счетчика на собственное время переключения (как правило 10-30нс). Таким образом, при увеличении разрядности увеличивается время переключения счетчика, а следовательно уменьшается тактовая частота импульсов, которые способен подсчитать счетчик. Такого недостатка лишены синхронные счетчики.
Рассмотрим трехразрядный синхронный счетчик на JK – триггерах.
Принципиальная схема счетчика представлена на рисунке 2.25
В начальный момент времени все триггеры сброшены. На входах JK триггера Т1 присутствует логическая 1 поэтому он работает в режиме переключения. Триггеры Т2 и Т3 работают в режиме хранения. Таким образом, при подаче первого тактового импульса переключится только триггер Т1. Единица на выходе триггера Т1 подается на входы JK триггера Т2, следовательно, триггер Т2 переходит в режим переключения и по второму тактовому импульсу переключаются уже оба триггера Т1 и Т2. Дальнейшую работу легко понять из таблицы истинности приведенной на рисунке 2.25 при этом; П означает, что триггер находится в режиме переключения; Х означает, что триггер находится в режиме хранения.
Рисунок 2.25 - Схема синхронного счетчика и таблица истинности