- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
4.5 Архитектура программируемого таймера кр580ви53
Программируемый интервальный таймер КР580ВИ53 предназначен для реализации таких распространенных управляющих функций микро ЭВМ, как формирование временных интервалов, подсчет числа внешних событий, генерации сигналов переменной частоты, и т.п.
Рисунок__ Структурная схема программируемого интервального таймера.
Расшифруем обозначения:
BD – буфер данных
RWCU – регистр управления записей чтения (предназначен для коммутации внутренних цепей программируемого таймера)
CT0 – CT2 – 16-разрядные вычитающие счетчики
CLK0 – CLK2 – входы синхронизации счетчиков (на них подается синхроимпульс, который считает счетчик)
GATE0 – GATE2 – входы управления счетчиков
OUT0 – OUT2 – выходные сигналы счетчиков
RGR – регистр управляющего слова
D7 – 0 – входы-выходы данных (подключаются к шине данных)
RD – строб чтения
WR – строб записи
A0 – A1 – два младших разряда шины адреса
CS – сигнал выбора, подключается к дешифратору адреса (по этому сигналу
Сигналы тактового генератора или подсчитываемые сигналы из ВУ подаются на вход счетчиков CLK0,CLK1,CLK2. Прием сигналов разрешается внешними управляющими сигналами GATE0,GATE1,GATE2 соответственно. Как только содержимое какого-либо счетчика становится равным нулю, вырабатывается один из входных сигналов OUT0, OUT1 или OUT3, которые используются как запросы на прерывание.
Инициализация каждого счетчика производится записью управляющего слова в регистр управляющего словаRGR.
Формат управляющего слова представлен на рисунке
Рисунок__ формат управляющего слова программируемого таймера.
При этом устанавливаются начальное значение счетчика и один из ниже следующих шести режимов его работы - условий формирования входного сигнала OUT.
Режим 0. Программируемая задержка.
При этом в счетчик загружается число N (сначала младший байт, затем старший) и при появлении сигнала выдается импульс длительностью N отсчета.
Режим 1. Программируемый ждущий мультивибратор.
Данный режим аналогичен режиму 0, но счет запускается по фронту сигнала GATE.
Режим 2.
В этом режиме таймер генерирует сигнал с частотой в N раз меньше, чем частота тактовых импульсов. При этом сигналом GATE используется как управляющим. 0 – запрещает счет. 1 – разрешает счет.
Режим 3.
Аналогичен режиму 2, но если N – нечетное, то длительность сигнала высокого уровня на один такт больше.
Режим 4. Программируемый управляемый строб.
Режим 5.
Обмен информацией между системным интерфейсом микро ЭВМ и регистрами БИС осуществляется по шине данных D7-D0 с помощью управляющих сигналов RW,WR,CS. При этом внутренние регистры БИС адресуются по линиям А0 и А1.
Считывание содержимого любого счетчика для его последующего анализа осуществляется двумя способами.
Первый - реализуется обычными командами IN, в которых указывается порт, соответствующего счетчику. Считывание содержимого счетчика осуществляется в соответствии с операцией, указанной в разрядах 4-5 управляющего слова. Недостаток этого способа заключается в том, что на время считывания необходимо прекращать работу счетчика.
Второй - "считывание на ленту", не нарушает работы счетчика, но требует для своей реализации предварительной загрузки в регистр режима соответствующего управляющего слова.