- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
4.3.3.1 Группа команд пересылки
Эту группу условно можно разделить на 3 подгруппы:
- команды засылки константы;
- команды пересылки;
- команды чтения-записи.
Команды передачи данных обеспечивают пересылку данных между регистрами, между памятью и регистрами.
Рассмотрим формат передачи данных КОП, DST, SRC.
КОП — код операции (число от 0 до 255).
DST — приемник информации.
SRC — источник информации.
Команды передачи данных при своем выполнении не изменяют состава флагового регистра.
Команды засылки константы
В результате выполнения команды засылки константы в регистр или регистровую пару загружается константа, содержащаяся во втором или во втором и третьем байтах команды. Рассмотри формат команд засылки констант:
Команда засылки 8 разрядной константы имеет формат
MVI DST,D8
где DST-любой из РОН (А, В, С, D, Е, Н, L) или ячейка памяти (М) адрес которой берется из регистровой пары НL; MVI — код операции; D8 - 8-разрядная константа, содержащаяся во втором байте команды.
Пример: пусть требуется загрузить в ячейку памяти с адресом 100516 число 3F.
Адрес |
Команда |
Содержание ячейки памяти |
Комментарий |
0800 |
MVI H |
|
В регистр H засылается константа 1016 Н<-10 |
0801 |
10 |
10 | |
0802 |
MVI L |
|
В регистр L запишем младший байт адреса 05 (HL=100516) |
0803 |
05 |
05 | |
0804 |
MVI M |
|
В ячейку памяти адресуемую с помощью регистровой пары HL записываем число 3F16 |
0805 |
3F |
3F |
Команда засылки 16 разрядной константы имеет формат
LXI RP,D16 где RP - регистровая пара В, D, Н или указатель стека SP;
D16-16-разрядная величина константы, причем младший байт константы находится во втором байте команды, а старший в третьем.
Пример: пусть требуется загрузить в ячейку памяти с адресом 1005 число 3F.
Адрес |
Команда |
Содержание ячейки памяти |
Комментарий |
0800 |
LXI H |
|
В регистровую пару HL засылается константа 051016 причем в регистр H засылается 1016, а в регистр L - 0516 |
0801 |
05 |
05 | |
0802 |
10 |
10 | |
0803 |
MVI M |
|
В ячейку памяти, адресуемую с помощью регистровой пары HL записываем число 3F16 |
0804 |
3F |
3F |
Команда пересылки данных
При выполнении команд пересылки содержимое источника SRC пересылается в приемник DST, при этом содержимое источника не изменяется. В качестве источника и приемника операндов может быть использован любой из регистров общего назначения или ячейка памяти, адресуемая через регистровую пару (Н, L). Пересылка данных типа "ПАМЯТЬ-ПАМЯТЬ" запрещена.
Формат команд пересылки MOV DST, SRC,
где DST, SRC-любой из РОН (А, В, С, D, Е, Н, L) или ячейка памяти (М), адресуемая через регистровую пару HL.
Адрес |
Команда |
Содержание ячейки памяти |
Комментарий |
0800 |
LXI H |
|
В регистровую пару HL засылается константа 051016 причем в регистр H засылается 1016, а в регистр L - 0516 |
0801 |
05 |
05 | |
0802 |
10 |
10 | |
0803 |
MVI B |
|
Засылка в B числа 3F |
0804 |
3F |
3F | |
0805 |
MOV A,B |
|
Передача числа 3F из регистра В в А, в В остается число 3F. |
0806 |
MOV М,B |
|
Передача данных из регистра B в ячейку памяти |
К командам пересылки можно также отнести команду XCHG, в результате выполнения которой регистровые пары (Н, L) и (D, Е) обмениваются содержимым следующим образом:
H c D
L c E
Команды чтения-записи.
LDAX RP-запись в аккумулятор содержимого ячейки памяти, адресуемой через регистровую пару BC или DE;
STAX RP-запись аккумулятора в ячейку памяти адресуемую через регистровую пару BC или DE;
Пример: необходимо записать в память по адресу 100516 число 3F16 с помощью команды STAX
Адрес |
Команда |
Содержание ячейки памяти |
Комментарий |
0800 |
LXI B |
|
В регистровую пару HL засылается константа 051016 причем в регистр H засылается 1016, а в регистр L - 0516 |
0801 |
05 |
05 | |
0802 |
10 |
10 | |
0803 |
MVI A |
|
Засылка в A числа 3F |
0804 |
3F |
3F | |
0805 |
STAX B |
|
Пересылка данных из аккумулятора А в память. Адрес ячейки памяти определяется содержимым регистровой пары BC. |
LDA Adr-запись в аккумулятор содержимого ячейки, адрес которой определяется 16-разрядным адресом Adr;
Адрес |
Команда |
Содержание ячейки памяти |
Комментарий |
0800 |
LDA |
|
А <-M0801<-0801 Значок <- означает направление передачи. |
0801 |
01 |
01 | |
0802 |
08 |
08 |
LHLD Adr - запись в регистровую пару НL содержимого двух последовательных ячеек памяти с адресами Adr и Adr+1, причем в регистр Н загружается содержимое ячейки по адресу Adr+1, а в регистр L - по адресу Adr;
Адрес |
Команда |
Содержание ячейки памяти |
Комментарий |
0800 |
LHLD |
2А |
НL <-002А |
0801 |
00 |
00 |
|
0802 |
08 |
08 |
|
0803 |
|
|
|
SHLD Adr - запись содержимого регистровой пары НL в две последовательные ячейки памяти с адресами Adr и Adr+1, причем coдержимoe регистра Н записывается в ячейку с адресом Adr+1, а регистра L - в ячейку с адресом Adr.