- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
4.3.2 Описание выводов микросхемы
А15-А0 - тристабильная шестнадцатиразрядная шина адреса. Имеет 3 устойчивых состояния: логического 0, логической 1, высокого импеданса (состояние отключения).
D7-0 - двунаправленная тристабильная шина данных. По ней в микропроцессор поступают команды и данные.
WR - сигнал выдачи. Указывает на вывод данных по шине данных (строб записи).
DBIN (RD) - сигнал приема указывает на ввод данных в микропроцессор по шине данных (строб чтения).
INTE (INTA) - выход сигнала “разрешение прерывания”.
INT - вход сигнала “запрос/прерывание”.
HLDA - выход сигнала “подтверждение захвата”. Ножки процессора переводятся в состояние высокого импеданса. Управление шинами передается внешним устройствам (внешние устройства «захватывают» шины). Как правило, «захват» шин используется для прямого доступа к памяти.
HOLD - вход сигнала “захват” (запрос прямого доступа к памяти). Указывает на запрос внешними устройствами захвата шин.
WAIT - указывает на состояние ожидания микропроцессора.
READY — говорит о готовности данных на шине данных. Применяется для записи данных.
SYNC - выход сигнала ”синхро”. Говорит о начале машинного цикла.
RESET - счетчик команд в “0”, сброс флага прерывания.
CLK1, CLK2 - сигналы тактовой частоты.
4.3.3 Команды микропроцессора кр580ик80
Система команд микропроцессора содержит 78 команд, включающих в себя 111 операций. Команды микропроцессора могут быть 1, 2 или 3-х байтные. Рассмотрим их структуру.
Однобайтные команды занимают в памяти 1 байт, в котором содержится операция.
1 байт |
КОП |
Код операции |
Двухбайтные команды занимают 2 байта памяти и содержат в первом байте код операции, а во втором - операнд.
1 байт |
КОП |
Код операции |
2 байт |
ОП |
1 Операнд |
Трехбайтные команды в первом байте содержат код операции, а во втором и третьем байтах - операнды.
1 байт |
КОП |
Код операции |
2 байт |
ОП1 |
1 Операнд |
3 байт |
ОП2 |
2 Операнд |
Программа для ЭВМ представляет собой последовательность команд. Прикладные программы располагаются в ОЗУ ЭВМ. Программа расположенная в ОЗУ ЭВМ и выглядит как показано:
Адрес (Адрес ячейки памяти в ОЗУ) |
Данные (содержимое ячеек памяти) |
0800 |
КОП |
0801 |
КОП |
0802 |
ОП1 |
0803 |
КОП |
0804 |
КОП |
0805 |
ОП1 |
0806 |
ОП2 |
0807 |
КОП |
Каждая команда микропроцессора может работать с определенными видами операндов, причем для каждой операции адресация операндов фиксирована. Под адресацией понимается совокупность способов задания адреса операндов в команде и механизма доступа к ячейкам памяти.
В микропроцессоре КР580ИК80А используется 5 способов адресации операндов:
1. Прямая: адрес ячейки памяти, где расположен операнд, указывается во втором и третьем байтах команд, причем во втором байте команды содержится младший байт адреса операнды, а в третьем — старший.
Регистровая: в команде задается адрес оперативного регистра или пары регистров, где находится 8-ми и 16-ти разрядный операнд.
Регистровая косвенная: адрес М ячейки памяти, где расположен операнд, определяется содержимым парного регистра, явно или нет указанного в команде. При этом старший байт находится в первом регистре пары, а младший — во втором.
Непосредственная: операнд содержится в команде. Для двухбайтовых команд: во втором байте, для трехбайтовых команд - во втором и третьем, причем во втором младшая часть операнда, в третьем - старшая.
Стековая - адрес ячейки памяти, где расположен операнд, находится в указателе стека SP.
По функциональному признаку все команды делятся на пять групп:
1. группа команд пересылки, осуществляющих передачу информации между регистрами (11 команд);
2. группа арифметических команд (14 команд);
3. группа логических команд (15 команд);
4. группа команд передачи управления (29 команд);
5. группа команд работы со стеком, ввода-вывода и управления регистрами процессора (9 команд);