14.7. Интерфейс системы Fastbus

Возросшие требования физики высоких энергий (необходимость сбора данных с большого числа каналов (более 1000) с максимально возросшей скоростью, предварительной обработкой данных со скоростью, обеспечивающей косвенный доступ к данным второго уровня, параллельной и распределенной обработкой данных) и достижения в микроэлектронике и технологии приборостроения создали предпосылки появления модульной системы Fastbus – более совершенной по архитектуре и быстродействию, чем система КАМАК.

При разработке системы Fastbus были более полно учтены все новые тенденции: высокая скорость передачи данных в асинхронном и синхронном режимах с обеспечением последнего при блочных передачах; простота организации быстрого сканирования разбросанных данных; единый протокол операций во всей системе, в том числе возможность операций с несколькими исполнителями одновременно: 32-разрядное адресное пространство и 32-разрядные адресные данные; гибкая логическая и географическая адресация; децентрализованный арбитраж; модульность конструкций; надежное тестирование системы; практически неограниченное развитие системы при произвольной структуре.

Структурная схема системы Fastbus.приведена на рис.14.7.1. Система состоит из отдельных сегментов, содержащих магистраль, к которой присоединяются модули. Конструктивно сегменты могут быть выполнены в виде крейтов (крейтный сегмент) или представлять собой многожильный кабель с соответствующими отводами для подключения отдельных устройств (кабельный сегмент). Связь между сегментами осуществляется межсегментными соединителями, или сегментаторами. К сегменту подключаются устройства двух классов: задатчики М, иницирующие операции и исполнители /S/, отвечающие за команды задатчиков. К одному сегменту может быть подключено несколько задатчиков.

Рис. 14.7.1. Структурная схема системы Fastbus:

ИСС - интерфейс связи сегментов; М - модуль, МС - магистраль сегмента

В таблице 14.8 приведены характеристики линий интерфейса. Линии адреса и данных объединены; синхронизация адреса и данных на них осуществляется парами сигналов AS и AK, DS и DK, которые сохраняются до конца операции. Во время цикла передачи данных задатчик выставляет соответствующий сигнал на линию RD для операций чтения или данные на линию AD для операций записи, а затем синхросигнал DS. Операция заканчивается снятием задатчиком всех сигналов с линий, включая AS. В ответ исполнитель снимает все свои сигналы с линий, включая AK.

В системе могут осуществляться следующие типы передач: блочные, в которых цикл адреса сопровождается несколькими типами данных; смешанные, когда после одного цикл адреса следует несколько циклов с передачей данных в разных направлениях; параллельные на отдельных сегментах, причем задатчик одного сегмента во время операции может быть связан с исполнителем на другом сегменте.

Таблица 14.8. Характеристика основных линий интерфейса Fastbus

Наименование	Обозначение	Число линий	Назначение
1	2	3	4
Информационные
Адрес/Данные	AD0…AD31	32	Передача адресов и данных
Четность	PA	1	Разряд четности для информации
Разрешение четности	PE	1	Признак наличия разряда четности
Синхронизация адреса	AS	1	Задатчик инициирует цикл адреса
Подтверждение адреса	AK	1	Ответ исполнителя во время цикла адреса
Синхронизация данных	DS	1	Задатчик инициирует цикл данных
Подтверждение данных	DK	1	Ответ исполнителя во время цикла данных
Управления обменом
Управление	GL0…GL2	3	Указание типа и режима обмена
Чтение	RD	1	Указание направления передачи данных
Ожидание	WT	1	Задержка операции
Управление адресацией
Разрешение географического адреса	EG	1	Разрешение географической адресации
Географический адрес	GA00…GA04	5	Задание адреса модуля согласно его расположению в каркасе
Арбитража
Вектор арбитража	AL	6	Указание уровня приоритета задатчика
Запрос арбитража	AR	1	Запрос цикла арбитража
Подтверждение арбитража	GK	1	Установка управления сегментом
Запрет запроса арбитража	AI	1	Признак наличия необслуженных запросов
Разрешение	AG	1	Разрешение цикла арбитража
Системные
Сброс шины	RB	1	Установка модулей сегмента в исходное состояние
Остановка шины	BH	1	Удержание шины в неактивном состоянии
Последовательная передача	TX	1	Передача информации при диагностике
Последовательный прием	RX	1	Прием информации при диагностике
Вспомогательные: цепочка, левый/правый	DL/DR	3/3	Операции, не относящиеся к нормальному протоколу
Резервные	R	24	--

Физическая реализация.

Конструкции моделей и крейтов зависят от вида охлаждения: при воздушном – типа А, а при водяном – типа W.

Далее приведены основные размеры крейтов и модулей, мм:

Основные крейты	Тип А	Тип W
	+5 В, 300 А -5,2 В, 300 А - 2 В, 200 А	-- -- -2 В, 5 А
Вспомогательные крейты	+15 В, 50 А -15 В, 50 А	+15 В, 20 А -15 В, 20 А
Дополнительные крейты	+28 В,50 А	+28 В, 75 А

Используемые ЭСЛ - схемы способны работать на нагрузку 50 Ом. Это позволяет четко регламентировать динамические характеристики обмена в интерфейсе и получить при синхронных передачах предельное быстродействие 80 Мбайт/с. Применение ЭЛС – схем привело к ограничениям на разводку кросс-плат, ответвлений, сигнальных и обратных линий (не менее одной на четыре сигнальные).

Для обеспечения работы крейтов при полном выполнении модулями предусмотрено использование следующих номиналов питающих напряжений с соответствующими им токами:

Габаритные размеры крейта	Тип А	Тип W
	483354,8438	483400406,4
Размер окна в крейте	431,8323,3	431,8323,3
Расстояние между модулями	16,51	21,8
Число мест в крейте	26	20
Размеры платы модуля	413322,6	423322,6

Мощность, рассеиваемая одинарным модулем, не более 75 Вт. Мощность, рассеиваемая крейтом, не более 1920 Вт.

Основные тенденции развития магистрально- модульных многомикропроцессорных систем обусловлены специализацией машинонезависимых интерфейсов, стандартизируемых крупными фирмами, национальными и международными комиссиями и организациями.

Интерфейсы характеризуются достаточно развитой архитектурой. Внешняя и внутренняя архитектура интерфейсов системы КАМАК ориентирована на создание полипроцессорных однокаркасных систем с использованием технических и программных средств КАМАК на база исходных стандартов.

Система интерфейсов Multibus1 объединяет большое число интерфейсов различного ранга стандартизации, совместимых логически снизу вверх по числу используемых линий адреса, данных, арбитража и прерываний. Несколько вариантов конструктивной реализации на базе стандарта МЭК 297 широко используются во многих отраслях промышленности.

В интерфейсе VME-bus удачно проработаны системные вопросы. В документации к интерфейсу даны рекомендации по построению крейтов двух основных уровней конструктивной реализации с переменной разрядностью шин адресов и данных.

Интерфейсы с мультиплексными шинами, разработанные в последние годы, наиболее полно отвечают требованиям построения как экономичных МВС на базе интерфейсов типа Eurobus, так и МВС с расширенными возможностями на базе интерфейсных систем Р – 896, Multibus 2, Fastbus. В интерфейсах используются децентрализованный арбитраж, 32- разрядные совмещенные шины адреса и данных, режимы работы с различной разрядностью, режим блочной передачи, системный последовательный канал ,совместимый с основной магистралью.