- •Путилин а.Б. Организация эвм и систем
- •Глава 11. Общая характеристика микропроцессоров 154
- •Глава 12. Интерфейсы программно-модульных и
- •Глава 13. Интерфейсы и шины персональных эвм 221
- •Введение
- •Глава 1 Представление информации в информационных системах
- •1.1. Понятие об информации и информационных процессах
- •1.2. Сигналы и информация
- •1.3. Виды информации и их классификация
- •1.4. Структура информации
- •1.5. Дискретизация сигналов при вводе в эвм
- •Контрольные вопросы
- •Глава 2 Аналоговые вычислительные устройства
- •2.1. Методы моделирования
- •2.2. Методы построения аналоговых вычислительных устройств
- •2.3. Основные характеристики аву
- •2.4. Функциональные устройства
- •2.5. Суммирующие и вычитающие устройства
- •2.6. Дифференцирующие устройства
- •2.7. Интегрирующие устройства
- •Контрольные вопросы
- •Глава 3 Цифровые вычислительные устройства
- •3.1. Основные понятия и определения цифровой вычислительной техники.
- •3.2. Характеристики эвм
- •3.3. Поколения эвм
- •Контрольные вопросы
- •Глава 4 Математическое введение в цифровую вычислительную технику.
- •4.1. Системы счисления, используемые в эвм
- •4.2. Формы представления числовой информации в эвм
- •4.3. Машинные коды чисел
- •4.4. Кодирование алфавитно-цифровой информации
- •4.5. Элементы алгебры логики
- •4.6. Функционально полные системы
- •4.7. Минимизация функций алгебры логики
- •Контрольные вопросы
- •Глава 5 Комбинационные цифровые устройства
- •5.1. Понятие о комбинационных и последовательностных цифровых устройствах
- •5.2. Базовые интегральные логические элементы
- •5.3. Синтез кцу
- •Контрольные вопросы
- •Глава 6 Типовые кцу
- •6.1. Дешифраторы
- •6.2. Шифраторы
- •6.3. Мультиплексоры
- •6.4. Сумматоры
- •Контрольные вопросы
- •Глава 7 Анализ работы кцу
- •7.1. Быстродействие кцу
- •7.2. Состязания в кцу
- •Контрольные вопросы
- •Глава 8 Понятие о пцу
- •8.1. Основные определения и структура пцу
- •8.2. Классификация триггеров
- •8.3. Асинхронный rs-триггер с прямыми входами
- •8.4. Синхронный rs–триггер со статическим управлением
- •8.5. Универсальный jk–триггер
- •Контрольные вопросы
- •Глава 9 Типовые пцу
- •9.1. Регистры
- •9.2. Cчетчики
- •9.3. Сумматоры на основе пцу
- •9.4. Построение запоминающих устройств
- •Контрольные вопросы
- •Глава 10 Аналого-цифровые и цифро-аналоговые преобразователи
- •10.1. Аналого-цифровые преобразователи (ацп)
- •10.2. Ацп с интегрированием
- •10.3. Ацп c последовательным сравнением
- •10.4. Ацп с преобразованием измеряемой величины в кодируемый временной интервал
- •10.5. Ацп двоичного поразрядного уравновешивания
- •10.6. Основные характеристики ацп
- •10.7. Цифро-аналоговые преобразователи (цап)
- •Контрольные вопросы
- •Глава 11 Общая характеристика микропроцессоров
- •11.1. Использование микропроцессоров в иит
- •11.2. Структура микропроцессоров
- •11.3. Классификация микропроцессоров
- •11.4. Программное управление мп
- •11.5. Особенности построения модульных мп
- •11.6. Принципы организации эвм с использованием мп
- •Контрольные вопросы
- •Глава 12 Интерфейсы информационных и вычислительных систем
- •12.1. Назначение и характеристики интерфейсов
- •12.2. Принципы организации интерфейсов
- •12.3. Классификация интерфейсов
- •12.4. Системные интерфейсы мини- и микроЭвм. Общая характеристика системных интерфейсов
- •12.5. Интерфейсы мини- и микроЭвм рдр –11
- •12.6. Интерфейсы мини- и микроЭвм nova
- •12.7. Интерфейсы 8- и 16-разрядных микроЭвм
- •12.8. Устройства согласования системных интерфейсов
- •Контрольные вопросы
- •Глава 13 Малые интерфейсы стандартных устройств
- •13.1. Общая характеристика
- •13.2. Интерфейс ирпр
- •13.3. Интерфейс ирпс
- •Глава 14
- •14.1. Программно-модульный интерфейс iec 625-1. Общая характеристика интерфейса
- •14.2. Логическая организация интерфейса
- •14.3. Схемы поддержки и бис для интерфейса
- •14.4. Локальные системы на базе интерфейса
- •14.5. Интерфейсы магистрально-модульных и мультимикропроцессорных систем. Развитие интерфейсов системы камак
- •14.6. Интерфейсы системы Multibus
- •14.7. Интерфейс системы Fastbus
- •Контрольные вопросы
- •Глава 15 Интерфейсы и шины персональных эвм
- •15.1. Общая характеристика интерфейсов
- •15.2 Последовательный и параллельный интерфейсы
- •15.3. Универсальная последовательная шина usb
- •Топология
- •Кабели и разъемы
- •15.4. Интерфейс портативных компьютеров (pcmcia)
- •15.5. Шины персональных компьютеров эвм серии pc/at
- •Факс-модем
- •Принтер
- •15.6. Локальные шины (Local bus и vl-bus)
- •15.7. Интерфейс FireWare
- •Контрольные вопросы
- •Литература
- •Термины и определения
11.2. Структура микропроцессоров
МП - это программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки, выполненное в виде одной или нескольких БИС. Качественным отличием МП от других типов микросхем является возможность их функциональной перестройки путем изменения внешней программы. В зависимости от программы МП может быть использован для решения самых разных задач и в этом способен заменить многие типы интегральных схем с "жесткой" логикой. Подобная универсальность МП обусловила массовость их выпуска, что привело к снижению стоимости МП, в результате чего экономически выгодным стало их использование в промышленной автоматике, транспорте, бытовой технике и т.д. Создание дешевых МП с широкими функциональными возможностями обеспечило дополнительные преимущества цифровым методам обработки информации, что стимулировало их внедрение в такие отрасли, как телефония, радиосвязь, измерительная техника.
Сколь бы сложным ни был МП, в структуре его всегда можно выделить следующие три основных блока или устройства, как показано на рис. 11.2.1: УОД – устройство обработки данных; БИ – блок интерфейса; УУ – устройство управления.
УУ
Рис. 11.2.1. Обобщенная структурная схема МП
Устройство обработки данных (УОД) является одним из основных блоков МП, в котором осуществляется вся необходимая арифметическая и логическая обработка информации. Все остальные блоки выполняют вспомогательные функции. Устройство обработки данных обычно включает в себя следующие узлы: арифметико-логическое устройство, аккумулятор, регистры общего назначения, временные регистры, регистр признаков, десятичный корректор и коммутаторы.
Основным операционным блоком является арифметико-логическое устройство (АЛУ), выполняющее арифметические и логические операции, а также операции сдвига. АЛУ представляет собой, как правило, комбинационную схему, число разрядов которой определяется разрядностью шины данных МП.
Один из участвующих в операции операндов поступает в аккумулятор, разрядность которого соответствует разрядности АЛУ. В аккумулятор заносится и результат выполненной операции. Кроме того, через аккумулятор в большинстве случаев реализуется обмен информацией между МП и внешними устройствами ввода-вывода. Аккумулятор, как и все регистры в МП реализуется на двухступенчатых, либо на одноступенчатых триггерах.
Десятичный корректор позволяет преобразовать данные, находящиеся в АЛУ в виде двоичного кода, в двоично-десятичный код.
В более ранних разработках микропроцессоров регистр признаков (регистр флажков) был предназначен только для хранения признаков результата операции. Поскольку результаты всех операций, выполненных АЛУ, передаются в аккумулятор, можно сказать, что регистр признаков содержал информацию о данных, пересылаемых из АЛУ в аккумулятор. Содержимое этого регистра использовалось в тех случаях, когда выполнение операции ставилось в зависимость от значений каких-либо признаков результата предыдущей операции. N-разрядов регистра признаков образовывалось совокупностью N-флажков (триггеров), причем каждый из разрядов хранил информацию о каком-либо одном признаке результата выполненной операции. Например, разряд признака переноса устанавливался в единичное состояние при наличии переноса из старшего разряда или при займе в старший разряд. Типичным набором регистра признаков были разряды (триггер-флажки): перенос, отрицательный результат, нулевой результат, переполнение диапазона представляемых чисел, четность количества единиц в двоичном коде. В более поздних разработках в регистр признаков кроме разрядов результата выполненной операции стали добавлять другие разряды, которые отражали состояние МП на том или ином этапе выполнения программы: разрешение прерывания, вид адресации, состояние стека и др.
Регистры общего назначения (РОН) используются в МП для хранения промежуточных данных в процессе обработки. РОН рассматриваются программистом как сверхоперативное запоминающее устройство, т.е. небольшой объем памяти, расположенный непосредственно на кристалле микросхемы МП. Использование РОН позволяет значительно увеличить быстродействие системы благодаря упрощенной адресации к ним. Для некоторых МП РОН разбивают на части, например по восемь разрядов в каждой, а для других наоборот отдельные РОН объединяют в регистровые пары. Регистры временного хранения предназначены для временного хранения данных при пересылках их между различными узлами МП и в большинстве случаев являются программно недоступными.
Коммутаторы служат для мультиплексирования и демультиплексирования различных источников обрабатываемых операндов с АЛУ и имеют разрядность, равную разрядности АЛУ.
Блок интерфейса включает в себя узлы МП, обеспечивающие его взаимодействие со всеми внешними устройствами. В их число входят: узел управления шинами, узел формирования адреса памяти и некоторые другие узлы.
Узел управления шинами обеспечивает управление работой всех шин. Шины представляют собой набор соединительных проводников-линий, сгруппированных по функциональному назначению. По каждой линии может быть передано значение одного разряда двоичного кода в виде уровней напряжения, соответствующих логическому 0 или логической 1. По роду передаваемой информации все линии разделены на три группы, образующие шину данных, шину адреса и шину управления. Характерной особенностью шины данных является ее двунаправленность, под которой понимается возможность передачи данных в разные моменты времени в различных направлениях. Такая двунаправленность обеспечивается двунаправленными буферными регистрами, через которые МП подключается к шине данных. Шина адреса является однонаправленной. Ещё одна особенность буферных регистров заключается в том, что они являются трехстабильными, т.е. выходы этих регистров, кроме состояний логического 0 и логической 1, могут принимать третье пассивное или, так называемое высокоимпедансное состояние, благодаря чему регистр оказывается как бы отключенным от шины. Шины данных и адреса в некоторых типах МП могут быть мультиплексированы. Это значит, что одни и те же линии связи могут служить и для передачи данных, и для передачи адреса в различные моменты времени. Переключение направления передачи данных, переключение мультиплексированных шин, отключение шин от общих магистралей и обеспечение ряда других необходимых функций как раз и возлагается на узел управления шинами.
Узел формирования адресов памяти обеспечивает взаимодействие МП с оперативным запоминающим устройством и устройствами ввода-вывода. В его состав входят: счетчик команд, указатель стека, схема инкремента-декремента, сумматор адреса, адресные регистры, регистр адреса, вспомогательные регистры и коммутаторы.
Счетчик команд представляет собой регистр, содержащий адрес ячейки памяти, в которой хранится подлежащая выполнению команда. Обычно команды одной программы размещаются в последовательно расположенных ячейках памяти, в каждой из которых размещается 1 байт информации, т.е. в ячейках памяти с непрерывно возрастающими на 1, 2, 4 (в зависимости от разрядности шины данных МП) адресами, поэтому для перехода к следующей команде содержимое счетчика команд автоматически инкрементируется на 1, 2, 4 единиц после выборки текущей команды. При необходимости изменения естественного порядка следования команд в счетчик заносится адрес команды, к которой необходимо произвести переход. После перехода команды снова будут выполняться в естественном порядке. Разрядность счетчика команд может быть ниже разрядности шины адреса МП.
Указатель стека также как счетчик команд представляет собой регистр, содержащий адрес, по которому осуществляется обращение к области памяти ОЗУ, называемой стеком (о работе со стеком будет сказано ниже). Содержимое указателя стека автоматически уменьшается на 1, 2, 4 в зависимости от разрядности МП (декрементируется) при записи слова данных в стек и увеличивается на 1, 2, 4 (инкрементируется) при выдаче слова данных из стека. Указатель стека имеет такую же разрядность, что и счетчик команд.
Схема инкремента-декремента служит для обеспечения вышеописанной функции добавления 1, 2, 4 к содержимому счетчика команд или добавления-вычитания 1, 2, 4 к содержимому указателя стека. Данный узел может использоваться в некоторых МП и для реализации функции инкремента-декремента над содержимым других адресных регистров.
Сумматор адреса позволяет разгрузить арифметико-логическое устройство и взять под свою ответственность вычисления адресов при сложных видах адресации.
Адресные регистры используются для хранения адресов обрабатываемых операндов или адресов пересылки результатов операций. В микропроцессорах, не использующих особых, комбинированных способов адресации (о способах адресации будет изложено дальше) в качестве адресных регистров могут использоваться регистры общего назначения.
Регистр адреса служит для хранения адреса на время цикла обращения к памяти ОЗУ. Нельзя путать регистр адреса с адресными регистрами. Последние служат для указания адресов при комбинированных способах адресации, иначе говоря, они служат для формирования адресов ячеек памяти. Регистр адреса необходим для фиксации адреса ячейки памяти, к которой осуществляется обращение в данный момент времени.
Устройство управления служит для формирования управляющих сигналов для всех цепей управления. Это достаточно сложная задача, объясняемая сложностью самой структуры МП и большим количеством входящих в него узлов. Каждая команда реализуется за 5-10, а иногда и более тактовых сигналов. При этом система команд МП может содержать до 250, а иногда и более команд. Каждый такт характеризуется своим вектором управляющих сигналов. Нетрудно представить себе, какой огромный набор управляющих сигналов должно анализировать и обрабатывать устройство управления для реализации всех команд, закладываемых разработчиком при проектировании МП.
Для построения устройства управления используются два подхода: на основе аппаратной реализации или «жесткой» логики управления и на основе микропрограммной реализации или «гибкой» логики управления. При любой логики управления в устройстве управления можно выделить следующие узлы: регистр команд, дешифратор команд и очередь команд.
Выполнение любой команды начинается со считывания первого слова команды, которое содержит код операции, из памяти в регистр команд, где оно хранится в течение всего времени выполнения команды. Разрядность регистра команд соответствует разрядности шины данных МП. Дешифрация кода операции производится в дешифраторе команд. По результатам работы дешифратора и под воздействием тактовых сигналов вырабатывается нужная последовательность сигналов управления. Это приводит к считыванию из памяти остальных слов команды, если они имеются, а также к собственно выполнению операции, предписанной командой. Очередь команд представляет собой запоминающее устройство небольшого объема (порядка нескольких слов), расположенного на кристалле МП, и предназначенное для хранения очередных подлежащих выполнению команд. Заполнение этой памяти происходит в промежутки времени, когда шина данных МП свободна от обмена с внешней памятью или внешними устройствами. Это позволяет повысить быстродействие МП за счет снижения временных затрат на выборку последующей команды из внешней памяти после выполнения очередной команды.