- •Путилин а.Б. Организация эвм и систем
- •Глава 11. Общая характеристика микропроцессоров 154
- •Глава 12. Интерфейсы программно-модульных и
- •Глава 13. Интерфейсы и шины персональных эвм 221
- •Введение
- •Глава 1 Представление информации в информационных системах
- •1.1. Понятие об информации и информационных процессах
- •1.2. Сигналы и информация
- •1.3. Виды информации и их классификация
- •1.4. Структура информации
- •1.5. Дискретизация сигналов при вводе в эвм
- •Контрольные вопросы
- •Глава 2 Аналоговые вычислительные устройства
- •2.1. Методы моделирования
- •2.2. Методы построения аналоговых вычислительных устройств
- •2.3. Основные характеристики аву
- •2.4. Функциональные устройства
- •2.5. Суммирующие и вычитающие устройства
- •2.6. Дифференцирующие устройства
- •2.7. Интегрирующие устройства
- •Контрольные вопросы
- •Глава 3 Цифровые вычислительные устройства
- •3.1. Основные понятия и определения цифровой вычислительной техники.
- •3.2. Характеристики эвм
- •3.3. Поколения эвм
- •Контрольные вопросы
- •Глава 4 Математическое введение в цифровую вычислительную технику.
- •4.1. Системы счисления, используемые в эвм
- •4.2. Формы представления числовой информации в эвм
- •4.3. Машинные коды чисел
- •4.4. Кодирование алфавитно-цифровой информации
- •4.5. Элементы алгебры логики
- •4.6. Функционально полные системы
- •4.7. Минимизация функций алгебры логики
- •Контрольные вопросы
- •Глава 5 Комбинационные цифровые устройства
- •5.1. Понятие о комбинационных и последовательностных цифровых устройствах
- •5.2. Базовые интегральные логические элементы
- •5.3. Синтез кцу
- •Контрольные вопросы
- •Глава 6 Типовые кцу
- •6.1. Дешифраторы
- •6.2. Шифраторы
- •6.3. Мультиплексоры
- •6.4. Сумматоры
- •Контрольные вопросы
- •Глава 7 Анализ работы кцу
- •7.1. Быстродействие кцу
- •7.2. Состязания в кцу
- •Контрольные вопросы
- •Глава 8 Понятие о пцу
- •8.1. Основные определения и структура пцу
- •8.2. Классификация триггеров
- •8.3. Асинхронный rs-триггер с прямыми входами
- •8.4. Синхронный rs–триггер со статическим управлением
- •8.5. Универсальный jk–триггер
- •Контрольные вопросы
- •Глава 9 Типовые пцу
- •9.1. Регистры
- •9.2. Cчетчики
- •9.3. Сумматоры на основе пцу
- •9.4. Построение запоминающих устройств
- •Контрольные вопросы
- •Глава 10 Аналого-цифровые и цифро-аналоговые преобразователи
- •10.1. Аналого-цифровые преобразователи (ацп)
- •10.2. Ацп с интегрированием
- •10.3. Ацп c последовательным сравнением
- •10.4. Ацп с преобразованием измеряемой величины в кодируемый временной интервал
- •10.5. Ацп двоичного поразрядного уравновешивания
- •10.6. Основные характеристики ацп
- •10.7. Цифро-аналоговые преобразователи (цап)
- •Контрольные вопросы
- •Глава 11 Общая характеристика микропроцессоров
- •11.1. Использование микропроцессоров в иит
- •11.2. Структура микропроцессоров
- •11.3. Классификация микропроцессоров
- •11.4. Программное управление мп
- •11.5. Особенности построения модульных мп
- •11.6. Принципы организации эвм с использованием мп
- •Контрольные вопросы
- •Глава 12 Интерфейсы информационных и вычислительных систем
- •12.1. Назначение и характеристики интерфейсов
- •12.2. Принципы организации интерфейсов
- •12.3. Классификация интерфейсов
- •12.4. Системные интерфейсы мини- и микроЭвм. Общая характеристика системных интерфейсов
- •12.5. Интерфейсы мини- и микроЭвм рдр –11
- •12.6. Интерфейсы мини- и микроЭвм nova
- •12.7. Интерфейсы 8- и 16-разрядных микроЭвм
- •12.8. Устройства согласования системных интерфейсов
- •Контрольные вопросы
- •Глава 13 Малые интерфейсы стандартных устройств
- •13.1. Общая характеристика
- •13.2. Интерфейс ирпр
- •13.3. Интерфейс ирпс
- •Глава 14
- •14.1. Программно-модульный интерфейс iec 625-1. Общая характеристика интерфейса
- •14.2. Логическая организация интерфейса
- •14.3. Схемы поддержки и бис для интерфейса
- •14.4. Локальные системы на базе интерфейса
- •14.5. Интерфейсы магистрально-модульных и мультимикропроцессорных систем. Развитие интерфейсов системы камак
- •14.6. Интерфейсы системы Multibus
- •14.7. Интерфейс системы Fastbus
- •Контрольные вопросы
- •Глава 15 Интерфейсы и шины персональных эвм
- •15.1. Общая характеристика интерфейсов
- •15.2 Последовательный и параллельный интерфейсы
- •15.3. Универсальная последовательная шина usb
- •Топология
- •Кабели и разъемы
- •15.4. Интерфейс портативных компьютеров (pcmcia)
- •15.5. Шины персональных компьютеров эвм серии pc/at
- •Факс-модем
- •Принтер
- •15.6. Локальные шины (Local bus и vl-bus)
- •15.7. Интерфейс FireWare
- •Контрольные вопросы
- •Литература
- •Термины и определения
Контрольные вопросы
Каково назначение дешифратора? Напишите таблицу истинности.
Каково назначение шифратора? Напишите таблицу истинности.
Что такое мультиплексор? Выведите структурную формулу функционирования восьмивходового мультиплексора.
Опишите работу одноразрядного и n-разрядного сумматора. Приведите таблицы истинности.
Глава 7 Анализ работы кцу
7.1. Быстродействие кцу
Так как логические элементы, входящие в состав КЦУ, переключаются с задержкой tздр, то при изменении в некоторый момент времени комбинации входных сигналов выходные сигналы устройства, если они изменяются в результате этого, примут установившиеся значения только после того, как закончатся переходные процессы в соответствующих логических элементах. На пути от входов устройства к его выходам отдельные логические элементы включены последовательно. Поэтому длительность переходных процессов будет зависеть от числа логических элементов, которые включены в такой цепочке. Применяемая в настоящее время методика определения tздр в логических элементах, предусматривающая использование при измерении цепочки включенных друг за другом однотипных логических элементов, позволяет при оценке общей задержки в такой цепочке суммировать задержки отдельных логических элементов. При оценке быстродействия КЦУ необходимо выявить ту цепочку логических элементов между входами и выходами устройства, которая будет задавать наибольшую задержку, и сложить между собой задержки логических элементов этой цепочки. Обычно она содержит наибольшее число включенных друг за другом от входов до выходов логических элементов. Но могут быть исключения, связанные, например, с наличием в более короткой цепочки отдельных инерционных логических элементов с большим tздр. Поэтому в общем случае необходимо проанализировать все цепочки логических элементов от входов до выходов и выявить такую, которая дает наибольшую задержку.
Пример. Синтезировать на логических элементах И-НЕ КЦУ, имеющее четыре входных сигнала X1, X2, X3, X4 и один выходной Y, заданное таблицей истинности (табл. 7.1.). Найти максимальную задержку, считая, что задержки во всех логических элементах одинаковы и составляют tздр.
Табл. 7.1. Таблица истинности функции 4-х переменных
Номер набора |
X4 |
X3 |
X2 |
X1 |
Y |
Номер набора |
X4 |
X3 |
X2 |
X1 |
Y |
0 |
0 |
0 |
0 |
0 |
0 |
8 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
9 |
1 |
0 |
0 |
1 |
0 |
2 |
0 |
0 |
1 |
0 |
0 |
10 |
1 |
0 |
1 |
0 |
1 |
3 |
0 |
0 |
1 |
1 |
1 |
11 |
1 |
0 |
1 |
1 |
0 |
4 |
0 |
1 |
0 |
0 |
0 |
12 |
1 |
1 |
0 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
1 |
13 |
1 |
1 |
0 |
1 |
0 |
6 |
0 |
1 |
1 |
0 |
0 |
14 |
1 |
1 |
1 |
0 |
1 |
7 |
0 |
1 |
1 |
1 |
1 |
15 |
1 |
1 |
1 |
1 |
1 |
Использую законы алгебры логики можно получить следующую ворму данного КЦУ:
(7.1.)
Структурная схема и временные диаграммы на основе этой формулы приведены на рис. 7.1.1. Цепочка логических элементов от входов до выхода содержит от двух до пяти элементов. В данном случае наибольшая задержка в 4tздр связана с прохождением сигнала от входов до выхода по самой длинной цепочке. На временной диаграмме рассмотрено прохождение сигнала в схеме, когда на входе код 1110 изменяется на код 1001. Для упрощения картины переходных процессов предполагается, что сигналы в каждом элементе имеют одинаковую задержку tздр, а сами сигналы прямоугольные. Задержка прохождения сигнала снижает быстродействие КЦУ, так как во многих случаях очередное изменение входных сигналов может быть допущено лишь после завершения переходных процессов и фиксации на выходе установившихся значений сигналов.
Рис. 7.1.1. Структурная схема и временные диаграммы КЦУ
Это ведет к образованию помехи в работе схемы, продолжительность которой в нашем случае равна tздр. При синтезе можно постараться не допускать задержек и связанных с ними помех