- •Экзаменационный билет № 1
- •1. Стадии жизненного цикла радиоэлектронных устройств и микропроцессорных систем.
- •2. Индикатор тока.
- •Использование индикатора тока
- •Экзаменационный билет № 2
- •1. Сетевой график процесса проектирования мпс и место диагностики и отладки в нем.
- •2. Методика поиска неисправностей с помощью логического анализатора и генератора слов. Логические анализаторы
- •Анализаторы логических состояний
- •Генераторы слов.
- •Экзаменационный билет № 3
- •Параметры функционального использования мпс.
- •Контроль цп.
- •Экзаменационный билет № 4
- •1.Технические параметры мпс.
- •2. Функциональный контроль пзу.
- •Экзаменационный билет № 5
- •1.Параметры технической эксплуатации.
- •2. Тестовый контроль озу.
- •Экзаменационный билет № 6
- •1. Ошибки, неисправности, дефекты. Цель предварительных испытаний.
- •2.Контроль блоков питания мпс
- •Экзаменационный билет № 7
- •1.Техническая диагностика. Термины и определения.
- •2. Контроль увв
- •Экзаменационный билет № 8
- •1.Задачи и классификация систем технического диагностирования.
- •2. Внутрисхемный эмулятор.
- •Экзаменационный билет № 9
- •1.Проблемы контроля из-за двойственной природы мпс.
- •2. Логический анализатор.
- •Экзаменационный билет № 10
- •1.Общая методика поиска неисправностей в мпс.
- •Методы поиска неисправностей в электрических схемах электрооборудования кранов
- •2. Генераторы слов.
- •Экзаменационный билет № 11
- •1.Локализация отказов. Дерево поиска неисправностей.
- •Дерево поиска неисправностей (дпн).
- •2. Тестовый контроль последовательного канала связи.
- •Экзаменационный билет № 12
- •1.Метод тестирования микропроцессорной системы статическими сигналами.
- •2. Логический пульсатор.
- •Использование логического пульсатора
- •Тестирование «стимул—реакция» с помощью пульсатора и пробника
- •Экзаменационный билет № 13
- •1.Основные функции и состав отладочных средств. Основные функции средств отладки
- •Состав отладочных средств
- •2. Функциональный контроль параллельного канала связи.
- •Экзаменационный билет № 14
- •1.Тестирование нагрузками.
- •2. Контроль схем сброса.
- •Экзаменационный билет № 15
- •1.Сигнатурный анализатор и его применение.
- •2. Автоматизация программирования мпс.
- •Экзаменационный билет № 16
- •1.Методика поиска дефектов с помощью системы поэлементного контроля на базе сигнатурного анализатора.
- •2. Контроль системной магистрали мпс.
- •Экзаменационный билет № 17
- •1.Эмулятор микропроцессора.
- •2. Контроль систем прерывания.
- •Экзаменационный билет № 18
- •1.Ручные инструментальный средства. Номенклатура, характеристики.
- •2. Эмулятор пзу. Экзаменационный билет № 19
- •1.Классификация комплексов средств отладки.
- •2. Методика поиска дефектов в шинах питания.
- •2. Тестовый контроль клавиатуры. Экзаменационный билет № 22
- •1.Оценочные комплексы.
- •2. Контроль системного ядра мпс.
- •Экзаменационный билет № 23
- •1.Отладочные комплексы.
- •2. Контроль системы синхронизации.
- •Экзаменационный билет № 24
- •1.Комплексы развития.
- •2. Логический пробник.
2. Методика поиска неисправностей с помощью логического анализатора и генератора слов. Логические анализаторы
В микропроцессорной системе информация, относящаяся к одной операции, существует на многих линиях в течение короткого интервала времени. При каждом считывании команды из памяти микропроцессор вначале помещает адрес кода операции на шину адреса. После этого он формирует управляющий сигнал запроса памяти (в системе с ВВ, отображенным на адресное пространство ВВ) и посылает управляющий сигнал считывания из выбранной микросхемы памяти. Выбранная микросхема памяти помещает код операции на шину данных, а ЦП воспринимает его и загружает в свой регистр команды. Такой цикл выборки команды необходимо выполнять всякий раз, когда код операции или операнд считываются из памяти, и он выполняется за три такта системной синхронизации.
Рис. 1.22. Цикл выборки кода операции команды
По нарастающему фронту импульса синхронизации Т1 содержимое программного счетчика выдается на линии шины адреса, которая в типичном 8-битном микропроцессоре состоит из 16 линий. Половина такта синхронизации отводится на стабилизацию состояний на этих линиях, а затем выдаются управляющие сигналы запроса памяти и считывания. Эти сигналы показаны на рис. 1.22 как и ; обычно они являются сигналами низкого уровня. В различных микропроцессорах мнемоники данных сигналов могут быть различными. В системе с отображением ВВ на адресное пространство памяти управляющей линии запроса памяти может и не быть. Микропроцессор ожидает еще 1,5 периода синхронизации до опроса линий шины данных по нарастающему фронту импульса синхронизации Т3. Это время отводится устройству памяти на то, чтобы дешифрировать адрес и поместить содержимое адресуемой ячейки на шину данных. Ожидается, что за это время информация на линиях шины данных стабилизируется. Если память не может отреагировать за отведенное время, она должна выдать в ЦП сигнал ожидания , чтобы ЦП не считывал с шины неустановившиеся («плохие») данные. Сразу после приема данных с шины ЦП снимает управляющие сигналы и , а также адрес с шины адреса. Все микропроцессоры выполняют операции считывания из памяти так, как показано на рис. 1.22, хотя детали этого процесса могут различаться. Временная диаграмма цикла выборки команды приводится в техническом описании любого микропроцессора.
Изучение рис. 1.22 показывает, что вся информация, необходимая для декодирования адреса, типа выполняемой операции и относящихся к операции данных, доступна в стабильной форме только по нарастающему фронту импульса синхронизации Т3. Следовательно, если зафиксировать и запомнить состояния шин адреса, управления и данных в этот момент времени, то будет получена вся информация, необходимая для интерпретации выполняемой операции. Однако для достижения этого потребуется запомнить состояния 16 линий адреса, 8 линий данных, минимум 2 управляющих линий и синхронизировать момент восприятия данных с системной синхронизацией. Всего получается 27 линий, информацию с которых необходимо воспринимать и запоминать. Еще одна проблема связана с тем, что данная диаграмма может относиться только к выборке кода операции, а при считывании из памяти операнда адрес сохраняется на шине дольше и шина данных опрашивается по спадающему фронту импульса синхронизации Т3. К счастью, большинство микропроцессоров выдают какой-либо управляющий сигнал, который информирует другие компоненты системы о выборке именно кода операции, а не операнда.
Реальные формы сигналов, действующих на системных шинах, не играют существенной роли. Важны только их логические состояния в те моменты времени, когда они воспринимаются прибором и содержат необходимую информацию. Следовательно, приборы могут запоминать системные сигналы в виде «чистых» двоичных сигналов и хранить их в своей внутренней цифровой памяти. Такие приборы, позволяющие воспринимать и запоминать для последующей индикации текущие состояния вычислительной системы, называются анализаторами логических состояний.