Экзаменационный билет № 9

1.Проблемы контроля из-за двойственной природы мпс.

Двойственная природа МПС при возникновении отказа ставит проблему: где неисправность - в аппаратных средствах или в программном обеспечении. Часто на этот вопрос ответить не просто, т.к. характер отказа может препятствовать выполнению текстового диагностирования. Дефект в линиях управления МП может препятствовать выполнению любой программы, а отказ в операционной системе может не допустить загрузку и выполнение тестовой программы. Проблема определения, где неисправность – в АС или ПО, показывает разработчикам МПС о необходимости включения средств контроля, которые значительно могут упростить эксплуатацию и ТО.

Средства отладки по функциональному назначению подразделяются на:

• средства отладки АС

• средства отладки ПО

• средства комплексной отладки

Проблема тестирования микросхем. Для полной проверки системы команд МП необходимое число тест-комбинаций определяется следующим образом: С = 2^m*n, где n – длинна слова в битах, m – число команд в системе команд.

Рассмотрим, к примеру, МП КР580 имеющий 8-битную шину данных и примерно 76 команд:

С = 2^8*76=2⁶⁰⁸=10¹⁸³;

Пусть каждый тест идет 1мкс, тогда для проведения всех тестов потребуется:

t=10¹⁸³ * 10^-6=10¹⁷⁷с.

В 365-дневном году 3*10⁷с. Поэтому полное время проверки: t=0,3*10¹⁷⁰ лет, а возраст Земли ~ 4,7*10⁹ лет, поэтому невероятно, чтобы микропроцессор «выжил» хо­тя бы ничтожную часть требуемого времени, и уж на­верняка он превратится в пыль до истечения вычислен­ного срока.

Поэтому каждый существующий МП никогда не проверялся и не может быть проверен полностью; в лучшем случае для проверки его функцио­нирования применялось весьма ограниченное подмноже­ство команд и двоичных наборов. Существуют теоретические и практические разработки по минимизации и функциональной полноте тестового контроля МП.

2. Логический анализатор.

В микропроцессорной системе информация, от­носящаяся к одной операции, существует на многих ли­ниях в течение короткого интервала времени. При каж­дом считывании команды из памяти микропроцессор вначале помещает адрес кода операции на шину адреса. После этого он формирует управляющий сигнал запроса памяти (в системе с ВВ, отображенным на адресное про­странство ВВ) и посылает управляющий сигнал считы­вания из выбранной микросхемы памяти. Выбранная микросхема памяти помещает код операции на шину данных, а ЦП воспринимает его и загружает в свой ре­гистр команды. Такой цикл выборки команды необходи­мо выполнять всякий раз, когда код операции или опе­ранд считываются из памяти, и он выполняется за три такта системной синхронизации.

Рис. 1.22. Цикл выборки кода операции команды

По нарастающему фронту импульса синхронизации Т₁ содержимое программного счетчика выдается на ли­нии шины адреса, которая в типичном 8-битном микро­процессоре состоит из 16 линий. Половина такта синхро­низации отводится на стабилизацию состояний на этих линиях, а затем выдаются управляющие сигналы запро­са памяти и считывания. Эти сигналы показаны на рис. 1.22 как и ; обычно они являются сигналами низ­кого уровня. В различных микропроцессорах мнемоники данных сигналов могут быть различными. В системе с отображением ВВ на адресное пространство памяти уп­равляющей линии запроса памяти может и не быть. Микропроцессор ожидает еще 1,5 периода синхрониза­ции до опроса линий шины данных по нарастающему фронту импульса синхронизации Т₃. Это время отводит­ся устройству памяти на то, чтобы дешифрировать ад­рес и поместить содержимое адресуемой ячейки на ши­ну данных. Ожидается, что за это время информация на линиях шины данных стабилизируется. Если память не может отреагировать за отведенное время, она должна выдать в ЦП сигнал ожидания , чтобы ЦП не счи­тывал с шины неустановившиеся («плохие») данные. Сра­зу после приема данных с шины ЦП снимает управляю­щие сигналы и , а также адрес с шины адреса. Все микропроцессоры выполняют операции считывания из памяти так, как показано на рис. 1.22, хотя детали это­го процесса могут различаться. Временная диаграмма цикла выборки команды приводится в техническом опи­сании любого микропроцессора.

Изучение рис. 1.22 показывает, что вся информация, необходимая для декодирования адреса, типа выполняе­мой операции и относящихся к операции данных, доступ­на в стабильной форме только по нарастающему фронту импульса синхронизации Т₃. Следовательно, если зафик­сировать и запомнить состояния шин адреса, управления и данных в этот момент времени, то будет получена вся информация, необходимая для интерпретации выполня­емой операции. Однако для достижения этого потребу­ется запомнить состояния 16 линий адреса, 8 линий дан­ных, минимум 2 управляющих линий и синхронизировать момент восприятия данных с системной синхронизацией. Всего получается 27 линий, информацию с которых необ­ходимо воспринимать и запоминать. Еще одна проблема связана с тем, что данная диаграмма может относиться только к выборке кода операции, а при считывании из памяти операнда адрес сохраняется на шине дольше и шина данных опрашивается по спадающему фронту импульса синхронизации Т₃. К счастью, большинство мик­ропроцессоров выдают какой-либо управляющий сигнал, который информирует другие компоненты системы о вы­борке именно кода операции, а не операнда.

Реальные формы сигналов, действующих на систем­ных шинах, не играют существенной роли. Важны толь­ко их логические состояния в те моменты времени, ког­да они воспринимаются прибором и содержат необхо­димую информацию. Следовательно, приборы могут запоминать системные сигналы в виде «чистых» двоич­ных сигналов и хранить их в своей внутренней цифровой памяти. Такие приборы, позволяющие воспринимать и за­поминать для последующей индикации текущие состоя­ния вычислительной системы, называются анализатора­ми логических состояний.