2. Контроль системной магистрали мпс.

1. Шины адреса, данных, управления. Информация пересылается по магистралям с параллельной шинной организацией и последовательно во времени. Поэтому каждый крейт информации существует только в течение очень короткого временного интервала - 100-250нс (один период системной синхронизации), а затем заменяет другим. Обычные контрольно-измерительные приборы (например, осциллограф) не рассчитаны на восприятие и индикацию такой информации, поэтому необходимы специальные приборы, которые могли бы фиксировать и идентифицировать состояние линий в такой магистрали.

2. Мультиплексирование шины. Ограничение на размеры корпусов БИС в частности микропроцессоров, приводят к тому, что для всех сигна­лов на корпусе БИС не хватает внешних выводов. При этом некоторые выводы приходится использовать для нескольких функций → необходимость мультиплексирования (разде­ления) сигналов во времени. При мультиплексировании шины усложняется процесс регистрации информации, так как в любой момент времени приходится решать, какая информация находится на мультиплексируемой линии или линиях, т.е. необходимо применять специальные приборы, так как обычные контрольно-измерительные приборы совер­шенно не приспособлены к демультиплексированию ин­формации в таких линиях.

Экзаменационный билет № 17

1.Эмулятор микропроцессора.

2. Контроль систем прерывания.

Прерывания. Векторные и радиальные. Маскируемые и немаскируемые.

Линии прерывания, подверженные помехам или «зависшие» в одном состоянии могут вызывать в МПС неисправность – обслуживание несуществующего запроса прерывания.

Структуры прерываний в микропроцессорах варьиру­ются от простых схем с фиксированными входами, кото­рые опрашиваются микропроцессором для определения источника прерывания, до сложных схем с программи­руемыми входами, реализующих механизм векторных прерываний. Число входов прерываний в 8-битных мик­ропроцессорах изменяется от одного (вход ) до пя­ти, как, например, в микропроцессоре 8085 фирмы Intel. Большинство микропроцессоров имеют два входа пре­рываний INT и , причем вход немаскируемого преры­вания имеет больший приоритет.

Большинство входов прерываний в микропроцессорах воспринимают задний фронт (спад) сигнала, и изменение состояния из логической 1 в состояние логического 0 вы­зывает установку внутреннего триггера. Когда микропро­цессор завершает выполнение текущей команды, он про­веряет состояние этого триггера и, если он установлен, инициирует последовательность прерывания. Однако не­которые входы прерываний, например вход RST6.5 в мик­ропроцессоре 8085, реагируют не на фронт сигнала, а на уровень, и поэтому при отказе микропроцессор бло­кируется в процедуре обслуживания прерывания. Если, например, вход RST6.5 закорочен на шину питания, мик­ропроцессор передает управление ячейке памяти 0034₁₆ и непрерывно выполняет начинающуюся в этой ячейке про­цедуру обслуживания прерывания.

Программируемые БИС вв/выв, которые могут вызывать прерывания в МПС, обычно имеют внутренние триггеры-защелки прерываний, устанавливаемые и сбрасываемые отдельно от триггера прерывания в микро­процессоре. Триггеры прерывания БИС вв/выв устанав­ливаются внешним сигналом запроса прерывания, а сбрасываются каким-либо сигналом подтверждения пре­рывания от микропроцессора, когда он начинает обслу­живать запрос (VIRO, SAK). В некоторых МП не хватает выводов для всех управляющих сигналов, поэтому применяется мультиплексирование. Например в МП Z80 сигнал подтверждения прерывания формируется с помощью двух управляющих линий, обычно выполняю­щих другие функции. Низкие уровни на линиях и образуют сигнал подтверждения прерывания; та­кой ситуации при обычном выполнении программы не возникает.