4.2. Адресная, ассоциативная и стековая организации памяти

Запоминающее устройство с произвольным обращением, как правило, содержит множество одинаковых запоминающих эле­ментов, образующих запоминающий массив (ЗМ). Массив раз­

делен на отдельные ячеики; каждая из них предназначена для хранения двоичного кода, число разрядов в котором определяет­ся шириной выборки памяти (в частности, это может быть одно, половина или несколько машинных слов). Способ организации памяти зависит от методов размещения и поиска информации в запоминающем массиве. По этому признаку* различают адрес­ную, ассоциативную и стековую (магазинную) памяти.

Адресная память.В памяти с адресной организацией разме­щение и поиск информации в ЗМ основаны на использовании адреса хранения слова (числа, команды и т. п.). Адресом служит номер ячейки ЗМ, в которой это слово размещается.

При записи (или считывании) слова в ЗМ инициирующая эту операцию команда должна указывать адрес (номер ячейки), по которому производится запись (считывание).

Типичная структура адресной памяти, показанная на рис. 4.2, содержит запоминающий массив из N /г-разрядных ячеек и его аппаратурное обрамление, включающее в себя ре­гистр адресаРгА,имеющийk (k^\og N) разрядов, информа­ционный регистрРгИ,блок адресной выборкиБАВ,блок усили­телей считыванияБУС,блок разрядных усилителей-формирова- телей сигналов записиБУЗи блок управления памятьюБУП.

По коду адреса в РгА БАВформирует в соответствующей ячейке памяти сигналы, позволяющие произвести в ячейке счи­тывание или запись слова.

Цикл обращения к памяти инициируется поступлением в БУП извне сигнала Обращение.Общая часть цикла обраще­ния включает в себя прием вРгАс шины адресаШАадреса

ШИВх ША ШИВых Рис. 4.2. Структура адресной памяти с произвольным обращением А		БАВ	О ••• п-7
ЧС			• ЗМ
■Е			Vf7 •
«а			N-1

БУС

л-Т ^

£

выборки и одна для выходного сигнала), а при записи в ЗЭц— двумя координатами. Считывание при этом осуществляется так же, как и в ЗУ типа 3D, а запись сходна с записью в ЗУ типа2D.

Запоминающий массив ЗУ типа 2,5D можно рассматривать как состоящий из отдельных ЗМ для каждого разряда памяти: ЗМо,3Mi,..., ЗМ_;,...,ЗМп-1. Структура одноразрядного ЗУ дана на рис. 4.7,а.Код адреса /-й ячейки памяти, как и в ЗУ 3D, разделяется на две части:Vи каждая из которых отдельно дешифрируется. Адресный формировательАдрФвыдает сигнал выборки на линию разрядно-адресный формирователь /-го разрядаРЛдрФ— на линию г" При считывании оба сигнала, являющиеся сигналами выборки для считывания, опрашивают ЗЭ, выходной сигнал которого поступает наУсСнразряда /. Ра­ботает ЗУ в этом случае так же, как и ЗУ типа 3D.

При записи АдрФвыдает сигнал выборки для записи, аРАдрФвыдает по линииi" сигнал записи 0 или 1 в зависимо­сти от назначения входного информационного сигнала у-го раз­рядаВхИнФj. * На остальных линияхРЛдрФ, не появляются сигналы записи, и состояния всех ЗЭ, кроме ЗЭ, лежащего на пересечении линий /' и не меняются.

Из ЗМ отдельных разрядов формируется ЗМ всего ЗУ со­гласно схеме на рис. 4.7, б.

Наиболее экономичным по расходу оборудования ЗУ оказы­вается в том случае, если число выходных линий АдрФи всехРАдрФравно, т. е. еслиr=(fc — г)log2 я (рис. 4.7, б).

Недостатком ЗУ типа 2,5 D является то, что сигналы на линияхРАдрФдолжны иметь четыре значения: чтение, запись О, запись 1 и отсутствие записи (хранение). Для ЗЭ с разрушаю­щим считыванием сигналы чтения и записи 0 совпадают и по­требуются лишь три значения сигнала. В связи с этим ЗУ типа2,5D используется для ЗЭ с разрушающим считыванием.

Для построения современных полупроводниковых ЗУ из ЗЭ с неразрушающим считыванием используется структура ЗУ с двухкоординатным выделением ЗЭ и мультиплексированием выходных сигналов при считывании. Такие ЗУ будем называть ЗУ типа 2D-M.

Запоминающие устройства типа2D-М.Запоминающие эле­менты таких ЗУ имеют два входа и один выход (рис. 4.8, а). При наличии хотя бы одного пустого сигнала ~ на входах ЗЭ при записи находится в режиме хранения (как в ЗУ 3D). Сигнал чтенияЧтопрашивает состояниеЗЭ(так же как и в ЗУ типа2D). Сигналы записиЗапиЗапО устанавливают ЗЭ в состояние О, аЗапиЗап1 —в состояние 1 (так же, как и в ЗУ типов2D и2,5D).

Обычно у запоминающих элементов ЗУ типа 2D-Мвыход

Выход при считывании^

CFi

U ЗЭ

Зал О, Зап1

Вход при записи ЗапО,Зап7,„~*

Чт, Зал,

Чт,3ал,„~

с)

в)

[рй

ээ

Грй

»1* зэ

PS

»«*L> ЗЭ

^: CF

• зэ

CFi

• ^

зэ

Адрес

[Ь*г-я

АдрФ

CFi

»• • ^ ЗЭ

^:HFi

СРй

• ••U

¹ зэ

[Fr

...U* ээ

зэ

I

г-7

ИнфВых

РАдрК

Одр Чт/Зип

в)

Рис. 4.8. Структура ЗУ типа 2D-M:

а — ЗЭ; б — ЗЭ с общим входом-выходом; в — структура одноразрядного ЗУ

объединяется со входом записи, как это показано для ЗЭ на рис. 4,8, б. Структура одноразрядного ЗУ типа 2D-М представ­лена на рис. 4.8, в. Как и в ЗУ типа 2,5 D, код адреса r-й ячейки разделяется на две части: V и одна из которых поступает на АдрФ, а другая — на разрядно-адресный коммутатор РАдрК. Если на АдрФ и РАдрК не приходит сигнал обращения к памяти Обр, то на их выходных линиях не возникают действующие на ЗЭ сигналы и все ЗЭ находятся в режиме хранения. При на­личии сигнала Обр выполняется считывание или запись в за­висимости от значения сигнала Чт/Зап. При считывании АдрФ выдает по линии V сигнал выборки для считывания, по которому со всех ЗЭ линии V сигналы их состояний поступают на РАдрК. Коммутатор РАдрК мультиплексирует эти сигналы и передает на выход ИнфВых сигнал с линии /" При записи АдрФ выдает по линии V сигнал выборки для записи. Коммутатор РАдрФК в зависимости от значения ИнфВх выдает сигнал записи 0 или 1 на линию i" и сигналы, не воздействующие на ЗЭ, в остальные

линии. В результате запись производится только в ЗЭ, лежащий на пересечении координатных линийV и г", причем /'//" = *.

Построив схему, аналогичную схеме на рис. 4.7, б, получим ЗУ для 2* я-разрядных ячеек. Наиболее экономична такая схема при r = (k — r) log2 п.

Структура типа 2D-Мнаиболее удобна для построения полу­проводниковых ЗУ и широко используется в настоящее время как в оперативных, так и в постоянных ЗУ

4. Запоминающие устройствас произвольным обращением

В вычислительной технике в качестве ЗУ с произвольным обращени­ем, используемых в оперативных памятях ЭВМ, еще недавно широка' применялись ЗУ с ЗЭ на ферритовых сердечниках. Успехи в технологии БИС привели к созданию полупроводниковых интегральных ЗУ, на основе которых создаются основные (оперативные) памяти современных ЭВМ.

По сравнению с ферритовыми ЗУ полупроводниковые имеют ряд важных достоинств: большее быстродействие, компактность, меньшую стоимость, совместимость по сигналам с логическими схемами, общие с другими электронными устройствами ЭВМ технологические и кон­структивные принципы построения.

Недостатком полупроводниковых ЗУ с произвольным обращением является их энергозависимость, выражающаяся в том, что они потреб­ляют энергию в режиме хранения информации и теряют информацию при выключении напряжения питания (потери информации можно избе­жать автоматическим переключением на аварийное питание от аккуму­ляторов).

По типу ЗЭ различают биополярные ЗУ с биполярными транзисто­рами (с ТТЛ- или ЭСЛ-схемами) и МОП-ЗУ с МОП-транзисторами.

Рис. 4.9. Запоминающий элемент полупроводникового биполярно­го ЗУ

Биполярные ЗУ. В биполярных интегральных ЗУ в качестве ЗЭ ис­пользуется статический триггер на двух многоэмиттерных транзисторах с непосредственными связями (рис. 4.9).

Разрядная линия Эп/Чт1

*£Г

Эмиттеры 11 и 21 являются пара- фазными информационными входами ЗЭ и служат для записи в триггер 1 или 0. Эти же эмиттеры используют­ся как выходы при считывании информации. Адресные эмиттеры 12, 22, 13 и 23 образуют два Адресная конъюнктивно связанных входа вы- линия 1 борки.

Адресная Организация ЗУ из тригге- лания Z ров осуществляется по схеме ти­па 3D.

В режиме хранения (ЗЭ не выб­ран) эмиттерный ток открытого транзистора замыкается на землю через адресные эмиттеры и адресные линии (или только через один такой эмиттер и одну линию), находящие­ся под потенциалом логического 0 (^0,4 В). При этом информацион-

ные эмиттеры должны быть заперты, для чего на них подается потенциал (1 — 1,5 В), который больше потенциала адресных эмиттеров (больше максимального значения уровня сигнала логического 0, равного 0,4 В, но меньше^ минимального значения сигнала логической 1, составляющего 2,4 В), с тем чтобы при выборке ЗЭ через информационные эмиттеры протекали токи, необходимые для операций считывания и записи.

При выборке данного ЗЭ на его адресные эмиттеры с выходов адрес­ных дешифраторов подается потенциал логической 1 (^2,4 В), превы­шающий потенциал информационных эмиттеров. Поэтому адресные эмиттеры оказываются запертыми, а коллекторный ток открытого тран­зистора течет через его информационный эмиттер, чем обеспечивается возможность считывания из ЗЭ и записи в него информации.

Состояния 1 и 0 ЗЭ распознаются по наличию тока соответственно в разрядной линии 0 (открыт транзистор Гi) или в разрядной линии 1 (открыт транзистор Гг).

Считывание происходит без разрушения информации. Хранимая в ЗЭ информация доступна для считывания все время, пока ЗЭ находит­ся в выбранном состоянии, и в него не производится запись (отсутствует импульс «разрешение записи»).

При считывании на входы обоих усилителей записи подается по­тенциал логического 0, в результате чего на выходах этих усилителей оказывается потенциал логической 1, запирающий усилители записи и тем самым предотвращающий ответвление в них тока считывания (тока информационного эмиттера).

При считывании ток вытекает из информационного эмиттера откры­того транзистора и втекает в базовую цепь входного транзистора со­ответствующего усилителя считывания, в результате чего выходной тран­зистор последнего полностью открывается.

Для записи в ЗЭ 1 или 0 с соответствующего усилителя записи на подключенный к нему информационный эмиттер подается потенциал логического 0 (^0,4 В), а на другой информационный эмиттер про­должает поступать с его невозбужденного усилителя записи потенциал, равный примерно 1,5 В.

Если допустим, производится запись 1 в триггер, находившийся перед этим в состоянии 1 (открыт транзистор Гг), то подача потенциала низкого уровня на эмиттер 21 не меняет состояние триггера. Если дО записи триггер находился в состоянии 0, то при подаче потенциала низ­кого уровня на эмиттер 21 (запись 1) открывается транзистор Гг, при этом транзистор Т\ закрывается и триггер устанавливается в состояние 1.

Интегральная микросхема биполярного ЗУ представляет собой кристалл кремния, в котором образованы массив ЗЭ (триггеров) со всеми межсоединениями, а также адресные дешифраторы, усилите­ли-формирователи записи и считывания и другие схемы для управления адресной выборкой, записью и считыванием. Для повышения быстродей­ствия ЗУ эти обслуживающие схемы могут быть выполнены на основе ЭСЛ-элементов, работающих в линейной области, в то время как по­строенные на основе ТТЛ-элементов триггеры ЗЭ работают с насыщени­ем. В таком случае кристалл содержит схемы согласования уровней сигналов для перехода от схем ТТЛ к схемам ЭСЛ и обратно.

Полупроводниковые ЗУ размещаются в стандартных корпусах ин­тегральных микросхем. Число выводов ограничивают число слов и разря­дов запоминающего массива интегральной микросхемы. Для получения ЗУ с большим числом разрядов и (или) слов, чем в запоминающем масси­ве в корпусе схемы, применяются несколько корпусов.

В настоящее время биполярные ЗУ довольно дороги, поэтому они используются главным образом в качестве сверхоперативных памятей.

Динамические МОП-ЗУ сравнительно дешевы, потребляют неболь­шую мощность, позволяют достигнуть очень высокой плотности размеще­ния ЗЭ на кристалле и, следовательно, большей емкости в одном корпусе микросхемы. В настоящее время динамические МОП-ЗУ широко исполь- зуютс'й для построения основной (оперативной) памяти ЭВМ.

В динамических ЗУ двоичные коды хранятся на «запоминающих емкостях», в качестве которых используются паразитные емкости не­которых цепей схем. Примем, что отсутствие заряда на запоминающей емкости означает состояние 0, а наличие — состояние 1. В таком случае считывание информации состоит в определении, заряжены или нет запо­минающие емкости.

Запоминающая емкость может неопределенно долго сохранять со­стояние 0 (разряд отсутствует), но только ограниченное время из-за утечки заряда — состояние 1. Поэтому в рассматриваемых ЗУ необходи­мо периодически (примерно через каждые 2 мс) производить восста­новление хранимой информации. Операция динамического восстановле­ния информации называется рефреш. Рассматриваемые ЗУ получили название динамических.

Схема и временные диаграммы работ ЗЭ динамического ЗУ на МОП-транзисторах в памяти со структурой 2D-М представлены на рис. 4.10. Запоминающей емкостью служит паразитная емкость С за­твора транзистора Гг. Линия разрядно-адресного коммутатора Y исполь­зуется для ввода в ЗЭ бита информации при записи и съема его при считы­вании (см. рис. 4.8). Так как ЗЭ использует источник питания только при считывании, то им может служить паразитная емкость С_у линии Y.

Предварительно перед считыванием от разрядно-адресного коммута­тора подается сигнал /?, с помощью которого подготавливается считыва­ние с мультиплексированием для ЗЭ, выбираемых линией разрядно-ад­ресного формврователя. Сигнал R открывает транзистор Т*, и емкость Су подзаряжается от источника. Затем на линию X подается от адресно­го формирователя сигнал считывания — промежуточный уровень сигна­ла CWR, который открывает транзистор Гз, но не может открыть Гг. Если ЗЭ хранит 1, то конденсатор С заряжен и открыт транзистор Гг. В этом случае через открытые транзисторы Гз и Гг конденсатор С_у разряжается

R	П
CWR	t
°и—	Г-\уровень0

Считывание 1

CWR

——<> o —i 11

j 11

x=am-2m + am_,-2m-,+.-- 46

оТТ ооо ТоТ Too 47

оГп Топ ооГо Гио 47

Т" 'Т' чг ЧТ" т 47

( + 0)пр = 000...0; 52

(+0)обр=000...0. 52

о;м=л-1 + |<?1, 54

=(G)CM+(QL- 54

<7= £ <тг16-' (а/=0, 1, 2, .. n F), 61

0П0П01 пТкиТо 010010И lTTiooib 11111000 lTnoTol 67

оооо оно ooTo^jooo оТоТ ^JToT 68

^пер (ЗЛ4) 106

«л. 148

К=ф„ v2, i>J, 203

{/ = {u„ «2, . . U„|, 203

5={Q0, Qi, Qr), 203

1Ь, 220

_qji 228

I 282

L °" .1 I й 1 • • • I °ч I 356

Х~Х1ГХГ~17~Т 356

GEP-EEI 381

Ц-Щ I 469

©4 489

<Ь• • • <Ь 489

фф-ф фф-ф 501

У-Аг 553

i/iwiii 562

м. 562

„ ЁЛ1Ш1 567

-ч Записанная ' информация

Рис. 4.10. Принципиальная электрическая схема (а) и временные диа­граммы работы (б) ЗЭ динамического МОП-ЗУ

Таблица 4.1. Параметры и области применения БИС ЗУ с произвольным обращением

Тип ЗУ	Емкость, Кбит	Время выборки, НС	Область применения
			ОП больших ЭВМ	ОП средних и не­больших ЭВМ	ОП микро­ ЭВМ	Сверх­опера­тивная и бу­ферная памяти
Статическое	1—4	10—20				+
ЭСЛ
Статическое	1—4	25—50				+
ТГЛ
Статическое	16-64	50—150		+	+
п-МОП
Статическое	16—64	50—150		+	+
КМОП
Динамическое	64-256	120—150	+	+	+
п-МОП			*
Динамическое	256—1024	80—120	+	+	+
КМОП

и низкий уровень (уровень 0) сигнала D на линии Y указывает, что ЗЭ хранил инверсное значение, т. е. 1. Если ЗЭ хранит 0, то емкость С разряжена, Гг закрыт и сигнал CWR не может вызвать разряд емкости Су. Высокий уровень сигнала D (уровень 1) указывает, что ЗЭ хранил

1. Далее сигнал D через разрядно-адресный коммутатор поступает на выход ЗУ.

При записи на линию Y поступает сигнал D, соответствующий за­писываемому двоичному знаку. Затем на линию X подается высокий уровень сигнала CWR, открывающий транзистор Гi, который подключает к линии Y конденсатор С. В результате независимо от своего предыдуще­го состояния емкость оказывается заряженной, если записывается Ь, и разряженной, если записывается 0.

В ЗУ периодически производится регенерация информации. При регенерации в ЗЭ записывается инверсное значение хранимого до считы­вания кода. После каждой четной регенерации — его инверсия. В ЗУ имеется схема, сигнал которой указывает, какой код хранить в данный момент ЗЭ — прямой или инверсный.

В настоящее время большие оперативные памяти ЭВМ выполняют главным образом на динамических МОП-ЗУ, небольшие ОП — на МОП-ЗУ и ТТЛ-ЗУ, а сверхоперативные и буферные памяти — на ЭСЛ-ЗУ и ТТЛ-ЗУ.

В табл. 4.1 приведены характерные параметры БИС для разных типов полупроводниковых ЗУ и указаны области их использования.

4. Постоянные ЗУ

Постоянные запоминающие устройства (ПЗУ) в рабочем режиме ЭВМ допускают только считывание хранимой информации. В зависимо­сти от типа ПЗУ занесение в него информации производится в процессе

или изготовления, или эксплуатации путем настройки, предваряющей использование ПЗУ в вычислительном процессе. В последнем случае ПЗУ называется постоянным запоминающим устройством с изменяемым в процессе эксплуатации содержимым или программируемыми посто­янными запоминающими устройствами (ППЗУ).

Постоянные запоминающие устройства обычно строятся как адрес­ные ЗУ. Функционирование ПЗУ можно рассматривать как выполнение однозначного преобразования fc-разрядного кода адреса ячейки запо­минающего массива (ЗМ) в я-разрядный код хранящегося в ней слова. При такой точке зрения ПЗУ можно считать преобразователем кодов или комбинационной схемой (автоматом без памяти) с k входами и п вы­ходами.

По сравнению с ЗУ с произвольным обращением, допускающим как считывание, так и запись информации, конструкции ПЗУ значительно проще, их быстродействие и надежность выше, а стоимость ниже. Это объясняется большей простотой ЗЭ, отсутствием цепей для записи ин­формации вообще или по крайней мере для оперативной записи, реализа­цией неразрушающего считывания.

Одним из важнейших применений ПЗУ является хранение микро­программ в микропрограммных управляющих устройствах ЭВМ. Для этой цели необходимы ПЗУ значительно большего, чем в ОП, быстродей­ствия и умеренной емкости (10 ООО—100 ООО бит).

Постоянные запоминающие устройства широко используются для хранения программ в специализированных ЭВМ, в том числе в микро­ЭВМ, предназначенных для решения определенного набора задач, для которых имеются отработанные алгоритмы и программы, например в бортовых ЭВМ самолетов, ракет и космических кораблей, в управляю­щих вычислительных комплексах, работающих в АСУ технологическими процессами. Такое применение ПЗУ позволяет существенно снизить требования к емкости ОП, повысить надежность и уменьшить стоимость вычислительной установки.

На рис. 4.11, а приведена схема простейшего ПЗУ со структурой типа 2D. Запоминающий массив образуется системой взаимно перпенди­кулярных линий, в их пересечениях устанавливаются ЗЭ, которые либо связывают (состояние 1), либо не связывают (состояние 0) между собой соответствующие горизонтальную и вертикальную линии. Поэтому часто ЗЭ и ПЗУ называют связывающими элементами. Для некоторых типов

Разряды

Выбранная линия (слово)\^ ^

а)

Рис. 4.11. Постоянное ЗУ типа 2D

г

N-1

*)

:s:

ЗЭ состояние 0 означает просто отсутствие запоминающего (связываю­щего) элемента в данной позиции в ЗМ.

Дешифратор Дш по коду адреса в РгА выбирает одну из горизон­тальных линий (одну из ячеек ЭВМ), в которую подается сигнал вы­борки. Выходной сигнал 1 появляется на тех вертикальных разрядных линиях, которые имеют связь с возбужденной адресной линией (на рис. 4.11,6 считывается слово 11010).

В зависимости от типа запоминающих (связывающих) элементов различают резисторные, емкостные, индуктивные (трансформаторные), полупроводниковые (интегральные) и другие ПЗУ.

В настоящее время наиболее распространенным типом являются полупроводниковые интегральные ПЗУ.

Полупроводниковые интегральные ПЗУ. Полупроводниковые ПЗУ имеют все те же достоинства, которые отмечались в предыдущем па­раграфе в отношении полупроводниковых ЗУ с произвольным обращени­ем. Более того, в отличие от последних они являются энергонезависимы­ми. Постоянные ЗУ имеют большую емкость на одном кристалле (в од­ном корпусе интегральной микросхемы).

Положительным свойством интегральных ПЗУ является то, что некоторые типы этих устройств позволяют самому потребителю произво­дить их программирование (занесение информации) в условиях эксплуа­тации и даже многократное перепрограммирование.

По типу ЗЭ, устанавливающих или разрывающих связь (контакт) между горизонтальными и вертикальными линиями, различают биполяр­ные и МОП-схемы ПЗУ. Биполярные ПЗУ имеют время выборки 30— 50 не и емкость в одном кристалле (корпусе) от 256 бит до 16 Кбит. Постоянные маскируемые ЗУ на МОП-схемах имеют большую емкость в одном кристалле (корпусе) — до 64 Кбит и более, но и значительно меньшее быстродействие: время выборки 100—200 нс.

По важнейшему признаку — способу занесения информации — реа­лизуют три типа интегральных полупроводниковых ПЗУ: 1) с програм­мированием в процессе изготовления путем нанесения при помощи фото­шаблонов в нужных потребителю точках контактных перемычек; 2) с программированием выжиганием перемычек или пробоем p-я-пере­ходов, с помощью которых сам потребитель уже после изготовления прибора может уничтожить или образовать связи между горизонтальны­ми и вертикальными линиями ЗМ (одноразовое программирование); 3)

Рис. 4.12. Запоминающие (связывающие) элементы программируемых интегральных полупроводниковых постоянных ЗУ:

а — элемент с плавкой (выжигаемой) перемычкой; б — элемент с пробиваемым р-я-переходом; в — лавинно-инжекционный МОП-транзистор с плавающим и селектирующим затворами

Селекторный затвор \ Сток Г*'

—i'S

la/ощииу¹ |

затвор I

Исток

в)

9

с электрическим перепрограммированием, при котором информация за­носится в ЗМ электрическим путем, а стирание информации, необходи­мое для изменения содержимого ПЗУ, выполняется воздействием на ЗМ ультрафиолетового излучения или электрическим путем (многократ­ное программирование).

Программируемые фотошаблонами и выжиганием ПЗУ могут стро­иться на основе как биполярных, так и МОП-схем. Перепрограммируе­мые ПЗУ используют только МОП-схемы, способные хранить заряды.

Различные типы ЗЭ интегральных ПЗУ представлены на рис. 4.12. На рис. 4.12, а показан биполярный транзисторный ЗЭ с выжигаемой пере­мычкой, соединяющий горизонтальную и вертикальную линии. При «про­граммировании» ПЗУ перемычки выжигаются в нужных местах серией импульсов тока с амплитудой 20—30 мА. При выборе адресным дешифра­тором горизонтальной линии х на базу транзистора ЗЭ поступает откры­вающий его сигнал, и при наличии перемычки (состояние 1) на вертикаль­ной линии у появится потенциал коллектора транзистора +5 В.

На рис.4.12, б изображен ЗЭ, программируемый пробиванием р-л-перехода. В исходном состоянии включенные встречно диоды изоли­руют линии х и у (состояние 0). При подаче повышенного напряжения диод Dz пробивается и закорачивается (состояние 1).

Более просто устроены ПЗУ с транзисторными и диодными запо­минающими (связывающими) элементами, программируемые при изго­товлении ПЗУ. В этом случае с помощью фотошаблонов в нужных по­зициях ЗМ наносятся или не наносятся контактные перемычки (вместо плавкой перемычки и вместо диода D\ на рис. 4.12, а и б соответственно).

На £ис. 4.12, в представлен ЗЭ в виде лавинно-инжекционного МОП-транзистора с плавающим и селектирующим затворами. Интег­ральные ПЗУ на таких элементах допускают многократную замену хра­нимой информации.

Плавающий (изолированный) затвор не имеет электрического под­вода, он предназначен для хранения заряда. Селектирующий затвор подсоединен к одному из выходов дешифратора строк — горизонтальной линии, а сток — к вертикальной линии. В исходном состоянии отсутству­ет заряд на плавающем затворе (состояние 1), транзистор имеет очень небольшое пороговое напряжение. Выбор элемента осуществляется пу­тем подачи на селектирующий затвор выходного напряжения адресного дешифратора, при этом включается транзистор и через цепь сток — исток протекает значительный ток. Программирование (занесение 0 в эле­менты) производится подачей на сток импульса напряжения 25—50 В, при этом происходит инжекция электронов, имеющих высокую энергию, через оксид на изолированный затвор, получающий отрицательный за­ряд (состояние 0). В результате увеличивается пороговое напряжение, и подача на селектирующий затвор выходного напряжения дешифратора не включает этот транзистор.

Структура программируемого ПЗУ емкость 8 К (1 КХ8) бит на одном кристалле (в одном корпусе) изображена на рис. 4.13.

Рассматриваемое перепрограммируемое ПЗУ имеет структуру типа 2D-M. Запоминающий массив содержит 64 горизонтальных X и 128 вер­тикальных У линий, на пересечении которых расположены МОП-транзи- сторы с плавающим и селектирующим затворами. Вертикальные линии разбиты на 8 групп по 16 в каждой. Число групп соответствует числу разрядов, хранимых в микросхеме (корпусе) слов. В качестве адресного формирователя используется дешифратор линий X, выдающий сигналы чтения. Разрядно-адресный коммутатор образован дешифратором линий У, который управляет коммутирующими транзисторами, подсоединенны­ми к разрядным усилителям считывания-записи.

* А

Выбор корпуса/дались