- •Глава I
- •06Ласти применения эвм
- •1.6,1. СуперЭвм
- •Глава 2
- •8 Разрядов
- •11110001 11111001 11110001 11110111 А число — 6.285 запишется в память в виде слова из 6 байт:
- •Глава 3
- •Глава 4
- •Лечит узап j
- •Сверхоперативная или местная память
- •4.2. Адресная, ассоциативная и стековая организации памяти
- •Буфер входа-выхода
- •Усилители считывания-записи
- •Глава 5
- •Проклей
- •Идентификатор адреса (s байт)
- •Сектор на дискете
- •Глава 6
- •Управляющий блок автомат)
- •Глава 7
- •В цпршВляющай блок у б
- •Сумматор частичных произведений Регистр множимого
- •О vМножимое перед началом Выполнения умножения
- •Слой элементов и
- •Глава 9
- •Двойное слада па адреса о 32 бит
- •Слобо по адресу z в бит
- •Заслать в стек ад РеЗ
- •Загрузить аз стана в Pa V
- •Номер регист
- •Непосредственный операнд 1а
- •15Ю кГго 51
- •Оповещающий сив нал „Состояние
- •Блок ревастрод
- •Ветвление в макропроерамме по уело дую Акк*0
- •Макрокоманды управления последовательностью выборка микрокоманд
- •Окно процедуры
- •Регистры параметров (а) Регистры глобальных переменных |
- •1 Нуль м Знак-
- •Запоминание состояния процессора (программы)
- •Общий сигнал прерывания
- •Код приоритетного запроса
- •Маска ввоОагвывода
- •Прерывающая
- •01 23*56789 Время
- •I участка I
- •Запись льта мп
- •I Прием операндов на регистры 1
- •Умножение чисел с фиксированной точкой
- •Сложонив чисел с плавающей точкой
- •Глава 10
- •Вызов команды и модификация счетчика команд
- •Процедура тандемных пересылок
- •Однобайтная
- •16 Разрядов
- •Передача д стек а восстановление содержимого регистров
- •Команды досстаяовяения из стеки содержимого регистров
- •Блок сегментных регистров
- •Первый байт команды Второй ffaSm команды (постбайт адресации)
- •Сегментные селекторы
- •Регистры задачи и регистры дескрипторнои таблицы
- •Блок управления и контроля оп
- •Справочник страниц
- •Физическая память
- •16 Мбайт
- •Расширенная память
- •1 Мбайт
- •С каналом ес эвм
- •Связь с другой эвм
- •I Манипулятор % I Графа- I I типа „Мышь” I I построитель I
- •Глава 11
- •Интерфейс основной намята
- •Общее оборудование мультиплексного канала
- •Глава 12
- •Определения четности переносод
- •Глава 13
- •Ill:Выполнснис программы а Выполнение про ерам мы в
- •Пакеты заданий и Входные наборы данных
- •Выходные очереди разных классов в зу на дисках
- •I требует ‘'ода
- •Пользователь обдумывает | ответ системе I (новый запрос)
- •Блок управления памятью
- •Схемы совпадения
- •Шифратор номера отделения
- •Входной коммутатор
- •Коммутации
- •Сегментная таблица п-й программы
- •Векторные, средства
- •К периферийным устройством
- •К периферийным устройствам
- •Глава 15
- •Устройства Ввода- вывода
- •Процессор 2
- •Процессор 3
- •8 Векторных регистров (по 6* слова в каждом)
- •Готовности операндов
- •Глава 16
- •Комплекс абонентского пункта
- •16.2.. Классификация вычислительных сетей
- •1 Элемент
- •Время распрост- ранена*
- •Задержка сета лри коммутации пакетов[
- •Абонентская система
- •Данные пользователя
- •Сеансовый
- •Транспортный
- •Сетевой
- •Интерфейс высоког о уровня
- •Аппаратура передачи данных
- •Установление связи
- •Данные пользователя 00Длина поля и слови я обслуживания
- •Идентификатор протокола
- •7» Бшдта) Данные пользователя б вызове
- •Поток бит
- •Новый пакет (кадр)
- •Станция 1 ведет передачу
- •Передатчик Коаксиальный кйбель
- •Глава 15. Принципы организации многопроцессорных и многомашинных вычислительных систем (комплексов) и суперЭвм 489
- •1S в 7 о Слада па адресу ь
ПрРшГ
ШИВых
В цпршВляющай блок у б
Если нет переносов из знакового разряда и в знаковый разряд суммы или есть оба эти переноса, то переполнения нет и при О в знаковом разряде сумма положительна, а при 1 в знаковом разряде сумма отрицательна.
На рис. 7.1 представлена упрощенная структурная схема АЛУ для операций сложения и вычитания л-разрядных (нулевой разряд знаковый) двоичных чисел с фиксированной точкой.
Предполагается, что числа хранятся в памяти в дополнительном коде.
В состав АЛУ входят я-раз- рядный параллельный комбина-Рис. 7.1. Структурная схема АЛУ ционный сумматор См, регистр а™ сложения и вычитания двоич- сумматора РгСм, входные ре-ных чисел с Фиксированной точкой гистры сумматора РгВ и РгА, входной регистр АЛУ Pel.
Из оперативной памяти по входной информационной шине ШИВх в АЛУ поступают операнды. Операнды размещаются в РгВ (первое слагаемое или уменьшаемое) и Рг1 (второе слагаемое или вычитаемое); Рг1 соединен с РгА цепями прямой и инверсной передачи кода. Прямая передача используется при операции алгебраического сложения, а инверсная — при операции вычитания. Результат операции выдается из АЛУ в оперативную память по выходной информационной шине ШИВых.
При выполнении операции в АЛУ помимо результата операции формируется 2-разрядный код признака результата ЯР, который принимает следующие значения:
——<> o —i 11
j 11
x=am-2m + am_,-2m-,+.-- 46
оТТ ооо ТоТ Too 47
оГп Топ ооГо Гио 47
Т" 'Т' чг ЧТ" т 47
( + 0)пр = 000...0; 52
(+0)обр=000...0. 52
о;м=л-1 + |<?1, 54
=(G)CM+(QL- 54
<7= £ <тг16-' (а/=0, 1, 2, .. n F), 61
0П0П01 пТкиТо 010010И lTTiooib 11111000 lTnoTol 67
оооо оно ooTo^jooo оТоТ ^JToT 68
^пер (ЗЛ4) 106
«л. 148
К=ф„ v2, i>J, 203
{/ = {u„ «2, . . U„|, 203
5={Q0, Qi, Qr), 203
1Ь, 220
_qji 228
I 282
L °" .1 I й 1 • • • I °ч I 356
Х~Х1ГХГ~17~Т 356
GEP-EEI 381
Ц-Щ I 469
©4 489
<Ь• • • <Ь 489
фф-ф фф-ф 501
У-Аг 553
i/iwiii 562
м. 562
„ ЁЛ1Ш1 567
Примем, что код признака результата формируется комбинационной схемой ЯР, на входы которой поступают сигналы, соответствующие значениям всех,разрядов сумматора, а также сигналы переносов из знакового разряда ПнСм [0] и в знаковый из старшего цифрового разряда ПнСм[\\ Признак переполнения (ЯР=11) формируется, если булева функция
ПнСм [0] ПнСм[\]\/ ПнСмЩ ПнСм [1]= 1.
Признак нулевого значения результата /7Р=00 формируется, если
"д с^й-i.
1—0
Условия выработки признаков отрицательного и положительного результатов имеют соответственно вид
С*[0](ПнСм(0)ПнСм[1]VПнСм[0]ПнСм[\])\
См [0](ПнСм [0]ПнСм [1 ]V ПнСм[0\ПнСмЦ\)\
При выполнении алгебраического сложения поступившие в АЛУ коды операндов находятся на входных регистрах РгВ и РгА сумматора. Код суммы формируется на выходах схемы См и фиксируется в регистре РгСм.
Операция алгебраического вычитания
z=x-y=x+(-y)
может быть сведена к изменению знака вычитаемого Y и операции алгебраического сложения. Изменению знака соответствует следующая процедура (см. гл. 2): принятый в Рг1 код числа передается инверсно в РгА и при сложении осуществляется подсуммироваиие 1 в младший разряд сумматора.
Передачи информации в регистрах АЛУ производятся отдельными микрооперациями, инициируемыми показанными на рис. 7.1 управляющими сигналами. Слово из Рг/ в РгА может быть передано в прямом (управляющий сигнал ПрРгАП) или в инверсном (управляющий сигнал ПрРгАИ) кодах.
Ниже приведено совмещенное описание микропрограммы операций сложения и вычитания на языке ЯМ:
ПрРгВ РгВ = ШИВх{прием / операнда);
ПрРг/ : Рг/ : = ШИВх ( прием II операнда );
Прием: если сложение то РгА : = Рг/ иначе РгА : = Рг/;
Сумма: если сложение то РгСм : = РгА + РгВ иначе РгСм :=РгА + РгВ+ /;
ПрУБ если ЯР= 11 то прерывание иначе
ПрШИВых: ШИВых: = РгСм (выдача результата); конец
Микрооперация ПрУБ состоит в выдаче в управляющий блок кода признака и в формировании запроса прерывания при переполнении разрядной сетки.
Структуры и микропрограмма АЛУ для умножения чисел с фиксированной точкой
В ЭВМ операция умножения чисел с фиксированной точкой с помощью соответствующих алгоритмов сводится к операциям сложения и сдвига.
Произведение двух (п — 1)-разрядных чисел может иметь 2 (я— 1) значащих разрядов. Поэтому при операции умножения целых чисел необходимо предусмотреть возможность формирования в АЛУ произведения, имеющего двойную по сравнению с сомножителями длину. В ЭВМ, в которых числа с фиксированной точкой являются дробями, младшие n— 1 разрядов произведения часто.отбрасываются (при отбрасывании может производиться операция округления произведения).
Для выполнения умножения АЛУ должно содержать регистры множимого, множителя и схемы формирования суммы частичных произведений — так называемый сумматор частичных произведений, в котором (рис. 7.2) путем соответствующей организации передач производится последовательное суммирование частичных произведений.
ПрРгг
ПрХ
Рьг
V
См
Рг1
Рис.
7.2. Сумматор частичных произведений