- •Глава I
- •06Ласти применения эвм
- •1.6,1. СуперЭвм
- •Глава 2
- •8 Разрядов
- •11110001 11111001 11110001 11110111 А число — 6.285 запишется в память в виде слова из 6 байт:
- •Глава 3
- •Глава 4
- •Лечит узап j
- •Сверхоперативная или местная память
- •4.2. Адресная, ассоциативная и стековая организации памяти
- •Буфер входа-выхода
- •Усилители считывания-записи
- •Глава 5
- •Проклей
- •Идентификатор адреса (s байт)
- •Сектор на дискете
- •Глава 6
- •Управляющий блок автомат)
- •Глава 7
- •В цпршВляющай блок у б
- •Сумматор частичных произведений Регистр множимого
- •О vМножимое перед началом Выполнения умножения
- •Слой элементов и
- •Глава 9
- •Двойное слада па адреса о 32 бит
- •Слобо по адресу z в бит
- •Заслать в стек ад РеЗ
- •Загрузить аз стана в Pa V
- •Номер регист
- •Непосредственный операнд 1а
- •15Ю кГго 51
- •Оповещающий сив нал „Состояние
- •Блок ревастрод
- •Ветвление в макропроерамме по уело дую Акк*0
- •Макрокоманды управления последовательностью выборка микрокоманд
- •Окно процедуры
- •Регистры параметров (а) Регистры глобальных переменных |
- •1 Нуль м Знак-
- •Запоминание состояния процессора (программы)
- •Общий сигнал прерывания
- •Код приоритетного запроса
- •Маска ввоОагвывода
- •Прерывающая
- •01 23*56789 Время
- •I участка I
- •Запись льта мп
- •I Прием операндов на регистры 1
- •Умножение чисел с фиксированной точкой
- •Сложонив чисел с плавающей точкой
- •Глава 10
- •Вызов команды и модификация счетчика команд
- •Процедура тандемных пересылок
- •Однобайтная
- •16 Разрядов
- •Передача д стек а восстановление содержимого регистров
- •Команды досстаяовяения из стеки содержимого регистров
- •Блок сегментных регистров
- •Первый байт команды Второй ffaSm команды (постбайт адресации)
- •Сегментные селекторы
- •Регистры задачи и регистры дескрипторнои таблицы
- •Блок управления и контроля оп
- •Справочник страниц
- •Физическая память
- •16 Мбайт
- •Расширенная память
- •1 Мбайт
- •С каналом ес эвм
- •Связь с другой эвм
- •I Манипулятор % I Графа- I I типа „Мышь” I I построитель I
- •Глава 11
- •Интерфейс основной намята
- •Общее оборудование мультиплексного канала
- •Глава 12
- •Определения четности переносод
- •Глава 13
- •Ill:Выполнснис программы а Выполнение про ерам мы в
- •Пакеты заданий и Входные наборы данных
- •Выходные очереди разных классов в зу на дисках
- •I требует ‘'ода
- •Пользователь обдумывает | ответ системе I (новый запрос)
- •Блок управления памятью
- •Схемы совпадения
- •Шифратор номера отделения
- •Входной коммутатор
- •Коммутации
- •Сегментная таблица п-й программы
- •Векторные, средства
- •К периферийным устройством
- •К периферийным устройствам
- •Глава 15
- •Устройства Ввода- вывода
- •Процессор 2
- •Процессор 3
- •8 Векторных регистров (по 6* слова в каждом)
- •Готовности операндов
- •Глава 16
- •Комплекс абонентского пункта
- •16.2.. Классификация вычислительных сетей
- •1 Элемент
- •Время распрост- ранена*
- •Задержка сета лри коммутации пакетов[
- •Абонентская система
- •Данные пользователя
- •Сеансовый
- •Транспортный
- •Сетевой
- •Интерфейс высоког о уровня
- •Аппаратура передачи данных
- •Установление связи
- •Данные пользователя 00Длина поля и слови я обслуживания
- •Идентификатор протокола
- •7» Бшдта) Данные пользователя б вызове
- •Поток бит
- •Новый пакет (кадр)
- •Станция 1 ведет передачу
- •Передатчик Коаксиальный кйбель
- •Глава 15. Принципы организации многопроцессорных и многомашинных вычислительных систем (комплексов) и суперЭвм 489
- •1S в 7 о Слада па адресу ь
Программирование
(импульс +Z6
В)Буфер входа-выхода
Усилители считывания-записи
ГруппаZ
линий
У
Группа
1 линий У
Группа
8 линий У
■RjА0
44
44
Ч
Гб
Тб
16
HR
Ч
ер адреса
aJ
-я-
44
44
44
44
U
Рис. 4.13. Перепрограммируемое МОП-ПЗУ емкостью 8 К (1 КХ8) бит {в одном корпусе)
16
i4m44-44i
: г z ТВ : г] z тв ;; z тв
44
НК
ТВ
При
подаче младших разрядов адреса А\—А$
на дешифратор линий X
выбирается одна из 64 горизонтальных
линий, в результате чего управляющий
потенциал поступает на присоединенные
к ней линии, селектирующие затворы
128 ЗЭ. В каждой группе линий по коду
старших разрядов адреса Ао—Аг
мультиплексируются сигналы от выбранных
ЗЭ и выделяется сигнал адресуемого
ЗЭ. Разрядные усилители формируют его
и через буфера входа-выхода выдают на
выходы D0—D7
микросхемы
сигналы логических 0 и 1, соответствующие
информации, находящейся в выбранной
ячейке. При считывании информация в
ячейке сохраняется.
Рассматриваемое
ПЗУ может работать в двух режимах: 1)
считывание хранимой информации и
2) программирование (запись) ПЗУ. Режим
считывания устанавливается подачей
сигнала выбора корпуса, который
настраивает схемы буферов входа-выхода
и разрядных усилителей на формирование
и передачу на выходы Do—Dj
сигналов,
считанных с ЗЭ.
Перед
записью производится стирание информаций
воздействием ультрафиолетового света
через окно в корпусе микросхемы на
полупроводниковый кристалл ПЗУ. Под
воздействием света заряды стекают с
затворов. После стирания все ЗЭ находятся
в состоянии 1.
Режим
записи осуществляется при одновременной
подаче сигнала Запись
и импульса Программирование.
На входы корпуса Ао—Ад
поступает адрес ячейки, в которую
производится запись, а на выходы Do—
Di
(в
режиме записи ставшие входами)
записываемое 8-разрядное слово. Сигнал
Запись
настраивает буфера входа-выхода и
разрядные усилители на передачу
информационных сигналов со входов
Do—D7
к
стокам ЗЭ, при этом открываются усилители
записи тех разрядов, в которых в
записываемом слове находятся 0. Эти
усилители пропускают в выбранные
дешифратором линий Y
вертикальные
линии импульс Программирование
(импульс + 26 В), который обеспечивает
лавинный пробой и занесение
отрицательного заряда в плавающие
затворы (запись 0) только тех ЗЭ,
селектирующие затворы которых
присоединены к горизонтальной линии,
возбужденной выходным сигналом
дешифратора линий X.
Рассматриваемое
устройство имеет время выборки 0,4—1
мкс. Контрольные
вопросы
Какие типы обращения и доступа характеризуют ЗУ оперативной (основной) памяти?Как происходит поиск информации в ассоциативной памяти?Дайте сравнительную характеристику различных структур адресных ЗУ.Дайте сравнительную характеристику различных типов полупроводниковых ЗУ с произвольным обращением.Укажите на рис. 4.13 транзисторы, хранящие информацию нулевого адреса ПЗУ.