Слой элементов и

Слой _л „

элементов ИЛИ ^Cj,°^u

1

Выходных jинверторов

Слой Входных инверторов

71 п

_qji

-RF

Рис. 8.16. Схема ПЛМ 8 Б. М. Каган

Q(t)_j

a(ty-

mi

ВжРг

ПЛМ

РгМк

Wt*y

V(t)

Олврацт ньш блок

KWH

ok I

|-Q~

cc

JTJUL

Рис. 8.17. Использование ПЛМ в управляющем автомате

Программирование матрицы состоит в устранении ненужных связей (устранимые связи обозначены крестиками на рис. 8.16). Устранение лишних связей производится с помощью фотошабло­нов или выжиганием.

Программируя ПЛМ, можно реализовать нужные системы булевых функций. Это позволяет строить управляющие автома­ты со структурой, представленной на рис. 8.17. Функционирует эта схема аналогично схеце на рис. 8.1. ПрименениеСхФАМк здесь обычцо не является необходимым из-за большого числа входов ПЛМ. Часть выходов ПЛМ используется для выработки управляющих функциональных сигналов, а часть — для выра­ботки сигналов функций возбуждения. При этом часто оказыва­ется необходимой совместная минимизация реализуемой ПЛМ системы булевых функций. Именно совместная минимизация дает возможность «заложить» в ПЛМ достаточно сложные функции.

Очень удобны для построения управляющих автоматов микросхемы, содержащие в одном корпусе ПЛМ с набором выходных триггеров.

Контрольные вопросы и упражнения

1. Назовите два основных типа управляющих автоматов и поясните их различия.

2. С какой целью в УА с хранимой в памяти логикой вводится схема формирования адреса микрокоманды?

3. Сравните принудительный и естественный способы адресации микрокоманд.

4. Чем отличается вертикально-горизонтальное микропрограммиро­вание от горизонтально-вертикального?

5. В чем отличие правил построения графа автомата Милн от правил построения графа автомата Мура?

6. Почему автомат Мили не всегда может использоваться в качестве управляющего автомата?

7. Почему при построении УА на базе ПЛМ не строят схему вы­деления состояний, подобную схемам на рис. 8.12 и 8.15?

Глава 9

ПРОЦЕССОРЫ И МИКРОПРОЦЕССОРЫ: ЭЛЕМЕНТЫ АРХИТЕКТУРЫ

1. Предварительные замечания

Выделим следующие элементы архитектуры ЭВМ:

?нпы обрабатываемых в ЭВМ данных и способы их пред­ставления в машине (изложены в гл. 2); адресные структуры основной памяти; способы адресации информации;

структуры команд и их микропрограммная интерпретация; регистровые структуры (программистские модели) процессо­ров;

системы прерывания; особенности систем команд ЭВМ; рабочий цикл процессора;

конвейеризация обработки команд и данных и др.

В настоящей главе с единых позиций рассматриваются эле- мёнты архитектуры ЭВМ общего назначения (ЕС ЭВМ), малых ЭВМ (СМ ЭВМ), микроЭВМ и микропрбцессоров.

2. Назначение и структура процессора

Процессоромназывается устройство, непосредственно осу­ществляющее процесс обработки данных и программное управ­ление этим процессом. Процессор дешифрирует и выполняет команды программы, организует обращения к оперативной па­мяти, в нужных случаях инициирует работу периферийных устройств, воспринимает и обрабатывает запросы, поступающие из устройств машины и из внешней среды («запросы прерыва­ния»).

Процессор занимает центральное место в структуре ЭВМ, так как он осуществляет управление взаимодействием всех устройств, входящих в состав ЭВМ.

Выполнение команды (машинной операции) разделено на более мелкие этапы — микрооперации (микрокоманды), во вре­мя которых выполняются определенные элементарные действия. Конкретный состав микроопераций определяется системой ко­манд и логической структурой данной ЭВМ. Последователь­ность микроопераций (микрокоманд), реализующих данную опе­рацию (команду), образует микропрограмму операции.

Для определения временных соотношений между различны­ми этапами операции используется понятие машинного такта. Машинный такт определяет интервал времени, в течение которо­го выполняется одна или одновременно несколько микроопера­ций. Границы тактов задаются синхросигналами, вырабатывае­мыми специальной схемой — генератором синхросигналов.

Таким образом, может быть установлена следующая иерар­хия этапов выполнения программ в процессоре: программа, команда (микропрограмма), микрооперация (микрокоманда).

Упрощенная структурная схема процессора представлена на рис. 9.1. На схеме изображены только его основные части: арифметическо-логическое устройство АЛУ,управляющее устройство (управляющий автомат) УУ, блок управляющих регистровБУР, блок регистровой памяти (местная память) и блок связи с ОП и некоторым другим, в том числе внешним по отношению к ЭВМ, оборудованием.

В состав процессора могут также входить и некоторые дру­гие блоки, участвующие в организации вычислительного про­цесса (блок прерывания, блок защиты памяти, блок контроля правильности работы и диагностики процессора и др.).

{ Запросы прорывания

Рис. 9.1. Упрощенная структур­ная схема процессора

Оперативная (основная) память выполняется в виде отдель­ного устройства, хотя в неболь­ших ЭВМ может конструктивно объединяться с процессором и использовать частично его обо­рудование.

Арифметическо-логическое устройствопроцессора выполня­ет логические и арифметические операции над данными. В об­щем случае в АЛУ выполняются логические преобразования над логическими кодами фиксиро­ванной и переменной длины (над отдельными битами, группами бит, байтами и их последова­тельностями), арифметические операции над числами с фикси­

рованной и плавающей точками, над десятичными числами, обра­ботка алфавитно-цифровых слов переменной длины и др. Харак- тер выполняемой АЛУ операции задается командой программы.

В процессоре может быть одно универсальное АЛУ для выполнения всех основных арифметических и логических пре­образований или несколько специализированных для отдельных видов операций. В последнем случае увеличивается количество оборудования процессора, но повышается его быстродействие за счет специализации и упрощения схем выполнения отдельных операций.

Управляющее устройство(управляющий автомат) выраба­тывает последовательность управляющих сигналов, инициирую­щих выполнение соответствующей последовательности микроо­пераций, обеспечивающей реализацию текущей команды.

В процессорах ЭВМ и микропроцессорах применяют управ­ляющие автоматы с хранимой в памяти логикой (микропрограм­мные управляющие устройства) и с «жесткой» логикой (см. гл. 8).

Блок управляющих регистровпредназначен для временного хранения управляющей информации. Он содержит регистры и счетчики, участвующие в управлении вычислительным про­цессом: регистры, хранящие информацию о состоянии процессо­ра, регистр-счетчик адреса команды —счетчик команд, счетчики тактов, регистр запросов прерывания и др.

К блоку управляющих регистров следует также отнести уп­равляющие триггеры, фиксирующие режимы работы процессора.

Для повышения быстродействия и логических возможностей процессора и микропроцессора в их состав включают блок ре­гистровой памяти (местную память)небольшой емкости, но более высокого, чем ОП, быстродействия. Регистры этого блока (или ячейки местной памяти) указываются в командах про­граммы путем укороченной регистровой адресации и служат для хранения операндов, в качестве аккумуляторов (регистров ре­зультата операций), базовых и индексных регистров, указателя стека.

В некоторых процессорах базовые и индексные регистры входят в состав блока управляющих регистров.

Местная память выполняется главным образом в виде быстродействующих полупроводниковых интегральных ЗУ.

Блок связи (интерфейс процессора)организует обмен ин­формацией процессора с оперативной памятью и защиту участков ОП от недозволенных данной программе обращений, а также связь процессора с периферийными устройствами и внешним по отношению к ЭВМ оборудованием (другими ЭВМ и т. д.).

Блок контроля и диагностики(на рис. 9.1 не показан) слу­жит для обнаружения сбоев и отказов в аппаратуре процессора, восстановления работы программы после сбоев и поиска места неисправности при отказах.

Процессор снабжается пультомсо средствами индикации и ручного управления.

В предыдущих главах были подробно изложены принципы построения и функционирования основных устройств процессо­ра — АЛУ и управляющего устройства.

В этой главе рассматриваются главным образом вопросы, относящиеся к реализации программного управления вычисли­тельным процессом. Ряд вопросов, относящихся к этой проблеме (защита памяти, автоматический контроль правильности работы ЭВМ и др.). рассматривается в последующих главах.

3. Адресные структуры основных памятей

Основная (оперативная) память ЭВМ обычно является ад­ресной. Это значит, что каждой хранимой в ОП единице инфор­мации (байту, слову) ставится в соответствие специальное чис­ло — адрес, определяющий место ее хранения в памяти.

В современных ЭВМ различных типов, как правило, мини­мальной адресуемой в памяти единицей информации является байт, т. е. 8-разрядный код (часто с дополнительным девятым контрольным разрядом — см. гл. 12). Более крупные единицы информации — основная машинная единица информации — слово и производные — полуслово, двойное слово и т. п.— обра­зуются из целого числа байт. Обычно слово соответствует формату данных, наиболее часто встречающихсяв данной ма­шине в качестве операнда. Часто, но необязательно, формат слова соответствует ширине выборки из основной памяти.

На рис. 9.2 представлены адресные структуры основных памятей в машинах разного типа и размещение в памяти раз­личных единиц информации. В соответствии со сложившейся у разработчиков разных типов ЭВМ традицией в машинах обще­го-назначения нумерация бит и байт в слове и других единицах информации производится слева направо, а в малых, микроЭВМ и микропроцессорах — справа налево. В обоих случаях адресом слова (и других единиц информации) служит адрес их байта с наименьшим номером, но в машинах общего назначения им является крайний левый (старший) байт в представлении числа (команды и т. п.), а в малых ЭВМ, микроЭВМ и микро­процессорах — крайний правый (младший) байт.

Число байт в адресуемой единице информации или задается

Слова по адресу О 32 бит I во 1 БТ \ 62 1 5J~1 Вбит Адрес О 7 О Байт Двойное слово по адреса О б бит Полуслово Полуслова ¥ Б	оаит Байт	1 0 z f \ Слова по адресу Ь	0 63
б	Байт
7	Байт	J ^ 1 В* 1 554 ВВ 1 67 1 J
В	Байт		Ддойное слобо по адресу 8 6* бит
9	Байт	Полуследа Полуслово
10	Байт	по адресу по адресу
11	Байт		•*-*-\вё\В9\ \б151
12	Байт
13	Байт
Pt	Байт
15	Байт	/
1В	Байт	Учетверенное ело до по адресу и 728 бит \ ^ ...
17	Байт
	Байт	✓	~ч
	ёайт	1 1 ВО 1 В1 \ BZ 1	1*ю|
в	ЩЯ	|\ 0 127 ч Нумерация бит и байт следа направо

Байт

Байт

О 7 В 1510 232Ь 31

I ВО I ВТ I ' I В7 I

□□□□□□□□

*)

Ну мер ацил бит б байте Ячейка ОП

Вайт

В дат Адрес 7 о

О

Байт

Байт

Байт

Байт

Байт

Байт

Слада па адресу О 16 бит