- •Глава I
- •06Ласти применения эвм
- •1.6,1. СуперЭвм
- •Глава 2
- •8 Разрядов
- •11110001 11111001 11110001 11110111 А число — 6.285 запишется в память в виде слова из 6 байт:
- •Глава 3
- •Глава 4
- •Лечит узап j
- •Сверхоперативная или местная память
- •4.2. Адресная, ассоциативная и стековая организации памяти
- •Буфер входа-выхода
- •Усилители считывания-записи
- •Глава 5
- •Проклей
- •Идентификатор адреса (s байт)
- •Сектор на дискете
- •Глава 6
- •Управляющий блок автомат)
- •Глава 7
- •В цпршВляющай блок у б
- •Сумматор частичных произведений Регистр множимого
- •О vМножимое перед началом Выполнения умножения
- •Слой элементов и
- •Глава 9
- •Двойное слада па адреса о 32 бит
- •Слобо по адресу z в бит
- •Заслать в стек ад РеЗ
- •Загрузить аз стана в Pa V
- •Номер регист
- •Непосредственный операнд 1а
- •15Ю кГго 51
- •Оповещающий сив нал „Состояние
- •Блок ревастрод
- •Ветвление в макропроерамме по уело дую Акк*0
- •Макрокоманды управления последовательностью выборка микрокоманд
- •Окно процедуры
- •Регистры параметров (а) Регистры глобальных переменных |
- •1 Нуль м Знак-
- •Запоминание состояния процессора (программы)
- •Общий сигнал прерывания
- •Код приоритетного запроса
- •Маска ввоОагвывода
- •Прерывающая
- •01 23*56789 Время
- •I участка I
- •Запись льта мп
- •I Прием операндов на регистры 1
- •Умножение чисел с фиксированной точкой
- •Сложонив чисел с плавающей точкой
- •Глава 10
- •Вызов команды и модификация счетчика команд
- •Процедура тандемных пересылок
- •Однобайтная
- •16 Разрядов
- •Передача д стек а восстановление содержимого регистров
- •Команды досстаяовяения из стеки содержимого регистров
- •Блок сегментных регистров
- •Первый байт команды Второй ffaSm команды (постбайт адресации)
- •Сегментные селекторы
- •Регистры задачи и регистры дескрипторнои таблицы
- •Блок управления и контроля оп
- •Справочник страниц
- •Физическая память
- •16 Мбайт
- •Расширенная память
- •1 Мбайт
- •С каналом ес эвм
- •Связь с другой эвм
- •I Манипулятор % I Графа- I I типа „Мышь” I I построитель I
- •Глава 11
- •Интерфейс основной намята
- •Общее оборудование мультиплексного канала
- •Глава 12
- •Определения четности переносод
- •Глава 13
- •Ill:Выполнснис программы а Выполнение про ерам мы в
- •Пакеты заданий и Входные наборы данных
- •Выходные очереди разных классов в зу на дисках
- •I требует ‘'ода
- •Пользователь обдумывает | ответ системе I (новый запрос)
- •Блок управления памятью
- •Схемы совпадения
- •Шифратор номера отделения
- •Входной коммутатор
- •Коммутации
- •Сегментная таблица п-й программы
- •Векторные, средства
- •К периферийным устройством
- •К периферийным устройствам
- •Глава 15
- •Устройства Ввода- вывода
- •Процессор 2
- •Процессор 3
- •8 Векторных регистров (по 6* слова в каждом)
- •Готовности операндов
- •Глава 16
- •Комплекс абонентского пункта
- •16.2.. Классификация вычислительных сетей
- •1 Элемент
- •Время распрост- ранена*
- •Задержка сета лри коммутации пакетов[
- •Абонентская система
- •Данные пользователя
- •Сеансовый
- •Транспортный
- •Сетевой
- •Интерфейс высоког о уровня
- •Аппаратура передачи данных
- •Установление связи
- •Данные пользователя 00Длина поля и слови я обслуживания
- •Идентификатор протокола
- •7» Бшдта) Данные пользователя б вызове
- •Поток бит
- •Новый пакет (кадр)
- •Станция 1 ведет передачу
- •Передатчик Коаксиальный кйбель
- •Глава 15. Принципы организации многопроцессорных и многомашинных вычислительных систем (комплексов) и суперЭвм 489
- •1S в 7 о Слада па адресу ь
Блок управления и контроля оп
Упрайление
npeoi
адресов
К9Ш-П( дескриг стрс |
1мять торов гниц |
Ьтраь * бл |
шчный ок |
Кэш-память
дескрипторов
сегментов
Сегментный
влак
з*—N
Шина
адреса
Шинный
интерфейсИ
£
Блок
предвыворки
командного
кода
V
ft
Шина
данных
Линии
>
управления
J
шинами
—О
Hold
„
Hold
Acknowledge
—О
РЕНСС
32-разрядного
микропроцессора Intel
80386
обработка данных различных типов: целые числа, числа с плавающей точкой, десятичные числа, байты, строки символов, цепочки бит до 4 Гбит;
использование в командах 32-, 16-, 8-разрядных операндов; наличие встроенных средств самотестирования, запускаемых сигналом сброса и проверяющих примерно 75 % всех транзисторов, расположенных на кристалле.
Упрощенная структура МП 80386 приведена на рис. 10.13. Блок данных содержит восемь 32-разрядных общих регистров. В целях создания условий для выполнения операций q 16- И 8-разрядными словами (в том числе для совместимости с МП 8086 и 80286) в каждом общем регистре адресуемо младшее полуслово, а в четырех 16-разрядных регистрах адресуемы в отдельности старший и младшие байты.
Для повышения быстродействия МП в блок данных введены 64-разрядный сдвиговый регистр («сдвигатель») и аппаратурные средства ускоренного выполнения операций умножения я деления.
Вектор состояния процессора образуют содержимые 32-разрядных счетчика команд (смещение адреса команды относительно базового Адреса) и регистра признаков (флажков). В регистре признаков формируются три группы признаков: признаки результата (знака результата, нуля, переноса, переполнения «др.); признаки управления (направление и др.); системные Признаки (разрешение прерывания, режим виртуальной памяти, порог прерывания и др.). Отметим, что около половины разрядов регистра флажков не используется.
Микропроцессор через шинный интерфейс имеет доступ к внешним 32-разрядной шине адреса, 32-разрядной двунаправленной шине данных, линиям управления шинами, линиями: захват (Hold), подтверждение захвата (Hol’d Acknowledge) и запроса сопроцессора (Processor Extension Request Coprocessor Control —PERCC).
Устройство управления (УУ), содержащее управляющую память (УП) микропрограмм, с учетом внешних сигналов (за- l01* — Busy, ошибка — Error, прерывание — INTR, NMI, <сброс — Reset, двойная тактовая частота — Double Frequence Mock — DFC) вырабатывает управляющие сигналы, инициирующие соответствующие микрооперации.
в МП выполняется конвейерная обработка команд на вось- Ын позициях, образованных восемью его основными блоками, пРедставленными на рис. 10.13.
Используемая пользователем виртуальная память может 4 рЬ РазАелена на несколько сегментов, каждый размером до айт. Сегменты состоят из страниц, содержащих 4 Кбайта.
JfS
ES
FS
SS
Сегментный
регистр
Смещение
Линейный
в) адрес
Сегментные
регистры
Кэш-память
сегментов
CSOSТаблицадескрипторовдескрипторовa)
Рис.
10.14. Организация сегментирования
При сегментно-страничной организации виртуальной памяти используются расположенные на кристалле МП сегментные регистры и быстродействующие (скрытые от пользователя) кэшпамяти, хранящие дескрипторы (описатели) сегментов и страниц. Так, дескриптор сегмента определяет базовый адрес сегмента, адресные границы, условия защиты и другие данные (рис. 10.14, а).
Имеются следующие регистры: CS — сегмента командных кодов; DS — сегмента данных; SS — сегмента стека; ES, FS и GS — дополнительных сегментов данных.
Сегментные регистры хранят «селекторы», адресующие соответствующие дескрипторы в кэш-памяти таблицы дескрипторов сегментов. Сами сегментные регистры в командах явно не адресуются (подразумеваемая адресация).
Формирование «линейного адреса» в сегментированной памяти поясняется на рис. 10.14,6. Адресный указатель, образованный смещением в команде и содержащимся в сегментном регистре селектором, определяющим соответствующий дескриптор сегмента, преобразуется в 32-разрядный линейный адрес. На этом заканчивается первый этап преобразования адреса.
Общий случай преобразования линейного адреса в фактический (адрес в физической памяти) показан на рис. 10.15, а.
Из справочника, начальный адрес которого хранит регистр управления страницами, выбирается адрес начала страничной таблицы. Затем из страничной таблицы выбирается начальный адрес страницы, который суммируется со смещением, образуя физический адрес. Может оказаться, что нужной страницы нет в ОП («страничный сбой»). Тогда по прерыванию нужная страница передается из внешней памяти в ОП.
Сокращение времени, расходуемого на преобразование адре' сов, достигается при помощи блока ускоренного преобразования, хранящего сведения о физических адресах для нескольких
|
|
|
|
Адрес в справочнике |
Адрес в таблице |
Смещение |
1 1 |
К~ЛинеЪньШ
ПО
70
72
Физическая
память
МП1
адрес