- •Глава I
- •06Ласти применения эвм
- •1.6,1. СуперЭвм
- •Глава 2
- •8 Разрядов
- •11110001 11111001 11110001 11110111 А число — 6.285 запишется в память в виде слова из 6 байт:
- •Глава 3
- •Глава 4
- •Лечит узап j
- •Сверхоперативная или местная память
- •4.2. Адресная, ассоциативная и стековая организации памяти
- •Буфер входа-выхода
- •Усилители считывания-записи
- •Глава 5
- •Проклей
- •Идентификатор адреса (s байт)
- •Сектор на дискете
- •Глава 6
- •Управляющий блок автомат)
- •Глава 7
- •В цпршВляющай блок у б
- •Сумматор частичных произведений Регистр множимого
- •О vМножимое перед началом Выполнения умножения
- •Слой элементов и
- •Глава 9
- •Двойное слада па адреса о 32 бит
- •Слобо по адресу z в бит
- •Заслать в стек ад РеЗ
- •Загрузить аз стана в Pa V
- •Номер регист
- •Непосредственный операнд 1а
- •15Ю кГго 51
- •Оповещающий сив нал „Состояние
- •Блок ревастрод
- •Ветвление в макропроерамме по уело дую Акк*0
- •Макрокоманды управления последовательностью выборка микрокоманд
- •Окно процедуры
- •Регистры параметров (а) Регистры глобальных переменных |
- •1 Нуль м Знак-
- •Запоминание состояния процессора (программы)
- •Общий сигнал прерывания
- •Код приоритетного запроса
- •Маска ввоОагвывода
- •Прерывающая
- •01 23*56789 Время
- •I участка I
- •Запись льта мп
- •I Прием операндов на регистры 1
- •Умножение чисел с фиксированной точкой
- •Сложонив чисел с плавающей точкой
- •Глава 10
- •Вызов команды и модификация счетчика команд
- •Процедура тандемных пересылок
- •Однобайтная
- •16 Разрядов
- •Передача д стек а восстановление содержимого регистров
- •Команды досстаяовяения из стеки содержимого регистров
- •Блок сегментных регистров
- •Первый байт команды Второй ffaSm команды (постбайт адресации)
- •Сегментные селекторы
- •Регистры задачи и регистры дескрипторнои таблицы
- •Блок управления и контроля оп
- •Справочник страниц
- •Физическая память
- •16 Мбайт
- •Расширенная память
- •1 Мбайт
- •С каналом ес эвм
- •Связь с другой эвм
- •I Манипулятор % I Графа- I I типа „Мышь” I I построитель I
- •Глава 11
- •Интерфейс основной намята
- •Общее оборудование мультиплексного канала
- •Глава 12
- •Определения четности переносод
- •Глава 13
- •Ill:Выполнснис программы а Выполнение про ерам мы в
- •Пакеты заданий и Входные наборы данных
- •Выходные очереди разных классов в зу на дисках
- •I требует ‘'ода
- •Пользователь обдумывает | ответ системе I (новый запрос)
- •Блок управления памятью
- •Схемы совпадения
- •Шифратор номера отделения
- •Входной коммутатор
- •Коммутации
- •Сегментная таблица п-й программы
- •Векторные, средства
- •К периферийным устройством
- •К периферийным устройствам
- •Глава 15
- •Устройства Ввода- вывода
- •Процессор 2
- •Процессор 3
- •8 Векторных регистров (по 6* слова в каждом)
- •Готовности операндов
- •Глава 16
- •Комплекс абонентского пункта
- •16.2.. Классификация вычислительных сетей
- •1 Элемент
- •Время распрост- ранена*
- •Задержка сета лри коммутации пакетов[
- •Абонентская система
- •Данные пользователя
- •Сеансовый
- •Транспортный
- •Сетевой
- •Интерфейс высоког о уровня
- •Аппаратура передачи данных
- •Установление связи
- •Данные пользователя 00Длина поля и слови я обслуживания
- •Идентификатор протокола
- •7» Бшдта) Данные пользователя б вызове
- •Поток бит
- •Новый пакет (кадр)
- •Станция 1 ведет передачу
- •Передатчик Коаксиальный кйбель
- •Глава 15. Принципы организации многопроцессорных и многомашинных вычислительных систем (комплексов) и суперЭвм 489
- •1S в 7 о Слада па адресу ь
команда
,
А
Возможные
адресные поля
SSS-
RP
-ддухразрядныи
указатель* адресующий пару регистров
Паяв
кода операции
номер
регистра- приемника
номер
регистра- источника
7
б\5
JI2
I
I
I
i
j
Однобайтная
UUJJ'чцifrк=
ЛЛМ
7-й байт |
ч Z-й байт |
1 |
Непосредственный операнд или парт ввода-вывода |
ССС
- трехразряднъш указатель условия
передачи управления NNN-трехразрядный
код, определяющий адрес вектора
прерывания
Непосредстден-
ный операнд или порт ддода-дыдода
I
Непосредствен-
ный
операнд
' 7-й байт 2-й байт 3-й байт | ||
|
Младший лолуадрес |
Старший полуадрес |
| ||
=Щяр ===== |
Младший лолуадрес |
Старший полуадрес |
| ||
|
Младший полуадрес |
Старший полуадрес |
|
|
|
ппп 1 Младший 666 ■■■■■ -| полу адрес |
Старший полуадрес |
Варианты
трех- убайтных команд
Рис. 10.3. Форматы команд МП К580
•ственной и регистровой косвенной адресациями. При этом надо помнить, что регистровая косвенная адресация требует предварительной настройки, т. е. загрузки адреса в регистр косвенного адреса. Поэтому регистровая косвенная адресация оказывается эффективной при обработке списочных структур данных, когда после загрузки косвенного адреса он многократно модифицируется командами инкремент или декремент.
В командах условного перехода 3-разрядный код ССС задает в трехбайтной команде условие передачи управления по адресу, указанному в команде. Возможны задания восьми вариантов условия перехода: по переполнению, отсутствию переполнения, нулевому, ненулевому, положительному, отрицательному, четному и нечетному результатам.
Для упрощения перехода к подпрограмме и возврата из нее используются стековая память (в данном случае «перевернутый стек») и ряд специальных команд.
Имеются команды вызова подпрограммы и возврата из подпрограммы. По первой из них (трехбайтной) содержимое СчК “побайтно загружается в стёк (указатель стека перед загрузкой каждого байта уменьшается на 1), а указанный в команде адрес начала подпрограммы передается в СчК- По второй (однобайтной) команде, которая ставится в конце подпрограммы, из стека q СчК побайтно передается двухбайтный адрес возврата в основную программу (после передачи каждого байта УС увеличивается на 1). Дополнительную гибкость в организации работы с подпрограммами обеспечивают оригинальные команды вызова по условию подпрограммы и возврата по условию из нее. Условия те же, что и у команды условного перехода.
Для управления стеком имеются команды передачи из заданной команды пары регистров в стек и обратно, из регистра признаков в стек и обратно, команды обмена содержимого стека и регистровой пары, загрузки указателя стека.
Всего имеется две команды ввода-вывода: ввести и вывести (двухбайтный формат). В команде во втором байте указывается номер порта ввода-вывода, из которого байт информации соответственно вводится или куда байт выводится.
Система прерывания 8-разрядного микропроцессора KS80
Система прерывания имеет много общего с рассмотренной в гл. 9 системой прерывания малых ЭВМ, что определяется в первую очередь тем, что в этом случае используются модификация интерфейса типа «общая шина» («мультишина»), порог прерывания и стековая память. Есть и отличия, например, в формировании адреса и структуре вектора прерывания.
Структура вектора состояния (а следовательно, и вектора прерывания) представлена на рис. 9.21. Он занимает четыре 8-разрядных слова. Векторы прерываний для восьми уровней прерывания хранятся в фиксированных ячейках начальной области памяти с адресами 0, 8, 16, 56.
Рассмотрим упрощенный вариант системы прерывания на основе использования микросхемы «блок приоритетного преры-
Рис.
10.4. Схема блока приоритетного прерывания:
узлы:
РгЗП
— регистр запросов прерывания; РгПП
— регистр порога прерывания; ТрЗт
— триггер запрета прерывания; ШПр
— шифратор приоритета запроса прерывания;
Км
—скомпаратор; ТгП
— триггер прерывания; сигналы: РВК—
разрешение выдачи кода приоритета;
РБПП
— разрешение работы данного БПП
в многоблочной системе прерываний; СГр
— выбор состояния в группе [подается
от дешифратора в многоуровневых (более
восьми) системах прерывания!; ЗтП
—
запрет прерывания: РП
— разрешение прерывания;
ОСП
— общий сигнал прерывания; СИНХ
— сигнал синхронизации триггера
прерывания; РРб—
сигнал разрешения работы следующему
(в сторону уменьшения приоритета)
БПП в многоблочной системе прерывания
ваяия (БПП)», схема которого представлена на рис. 10.4 IЭтот блок реализует восьмиуровневую систему прерывания. Запросы поступают на входыRi — Rq (приоритет растет с увеличением номера входа). Число уровней входов может быть увеличено присоединением дополнительного БПП. При одновременном появлении нескольких запросов (запрос соответствует низкому уровню потенциала) в регистр запросов прерывания будет записана 1 лишь в разряд, соответствующий наиболее приоритетному из поступивших запросов, так как сигнал запроса Rj = 0 на одном из входов блокирует все входы с меньшими номерами.
В командах условного перехода 3-разрядный код ССС задает в трехбайтной команде условие передачи управления по адресу, указанному в команде. Возможны задания восьми вариантов условия перехода: по переполнению, отсутствию переполнения, нулевому, ненулевому, положительному, отрицательному, четному и нечетному результатам.
Для упрощения перехода к подпрограмме и возврата из нее используются стековая память (в данном случае «перевернутый стек») и ряд специальных команд.
Имеются команды вызойа подпрограммы и возврата из подпрограммы. По первой из них (трехбайтной) содержимое СчК “побайтно загружается в стек (указатель стека перед загрузкой каждого байта уменьшается на 1), а указанный в команде адрес начала подпрограммы передается в СчК. По второй (однобайтной) команде, которая ставится в конце подпрограммы, из стека § СчК побайтно передается двухбайтный адрес возврата в основную программу (после передачи каждого байта УС увеличивается на 1). Дополнительную гибкость в организации работы с подпрограммами обеспечивают оригинальные команды вызова по условию подпрограммы и возврата по условию из нее. Условия те же, что и у команды условного перехода.
Для управления стеком имеются команды передачи из заданной команды пары регистров в стек и обратно, из регистра признаков в стек и обратно, команды обмена содержимого стека и регистровой пары, загрузки указателя стека.
Всего имеется две команды ввода-вывода: ввести и вывести (двухбайтный формат). В команде во втором байте указывается номер порта ввода-вывода, из которого байт информации соответственно вводится или куда байт выводится.
Система прерывания 8-разрядного микропроцессора К580
Система прерывания имеет много общего с рассмотренной в гл. 9 системой прерывания малых ЭВМ, что определяется в первую очередь тем, что в этом случае используются модификация интерфейса типа «общая шина» («мультишина»), порог прерывания и стековая память. Есть и отличия, например, в формировании адреса и структуре вектора прерывания.
Структура вектора состояния (а следовательно, и вектора прерывания) представлена на рис. 9.21. Он занимает четыре 8-разрядных слова. Векторы прерываний для восьми уровней прерывания хранятся в фиксированных ячейках начальной области памяти с адресами 0, 8, 16, 56.
Рассмотрим упрощенный вариант системы прерывания на основе использования микросхемы «блок приоритетного преры-
Рис.
10.4. Схема блока приоритетного прерывания:
узлы:
РгЗП
—
регистр запросов прерывания; РгПП
—
регистр порога прерывания; ТрЗт
—
триггер запрета прерывания; ШПр
—
шифратор приоритета запроса прерывания;
Км
—компаратор; ТгП
— триггер прерывания; сигналу: РВК—
разрешение выдачи кода приоритета;
РБПП
— разрешение работы данного БПП
в многоблочной системе прерываний; СГр
— выбор состояния в группе [подается
от дешифратора в многоуровневых (более
восьми) системах прерывания!; ЗтП
—
запрет прерывания; РП
— разрешение прерывания; ОСП
— общий сигнал прерывания; СИНХ
— сигнал синхронизации триггера
прерывания; РРб
—
сигнал разрешения работы следующему
(в сторону уменьшения приоритета)
БПП в многоблочной системе прерывания
вания (БПП)», схема которого представлена на рис. 10.4 IЭтот блок реализует восьмиуровневую систему прерывания. Запросы поступают на входы/?7 — Ro (приоритет растет с увеличением номера входа). Число уровней входов может быть увеличено присоединением дополнительного БПП. При одновременном появлении нескольких запросов (запрос соответствует низкому уровню потенциала) в регистр запросов прерывания будет записана 1 лишь в разряд, соответствующий наиболее приоритетному из поступивших запросов, так как сигнал запроса /?; = 0 на одном из входов блокирует все входы с меньшими номерами.
Восьмиразрядный унитарный код запроса поступает в шифратор, формирующий 3-разрядный двоичный код номера запроса N=AoAiA2=A, который в компараторе Км сравнивается с кодом порога прерывания (приоритета текущей программы) В = = ВоВ\В2* хранящимся в регистре порога прерывания (регистре состояния). Если уровень запроса выше установленного идущей на процессоре программой порога прерывания (Л>£), то на выход компаратора поступает сигнал 1, в противном случае 0.
Блок приоритетного прерывания находится в режиме ожидания сигнала разрешения стробирования (на схеме не показан), который формирует микропроцессор по окончании цикла команды. Если в момент стробирования БПП, т. е. в момент поступления от микропроцессора сигнала разрешения прерывания (РП) (INTE)y на выходе компаратора единичный сигнал, то триггер ТгП переходит в состояние 1 и на выходе буферной схемы формируется общий сигнал прерывания ОСП (INT), который устанавливает триггер запрета прерывания ТрЗт, кратковременно блокирующий регистр РгЗП на случай появления запросов с более высоким приоритетом. Сигнал ОСП (INT) инициирует формирование кода команды передачи управления
. RST N,
которая в данном случае имеет вид 11 AqA\A2 111, при этом 3-разрядный номер N=AqA\A2 принятого к обслуживанию запроса передается в микропроцессор по сигналу РВК (ELR). Протекание процедуры прерывания поясняет рис. 10.5.
По команде RST N аппаратура МП записывает в стек (в ОП по адресу из УС) содержимое СчК (адрес возврата) и загружает в СчК адрес (соответствует числу 8ХА0
00... 0 А0 А\ А2 ООО,