- •Глава I
- •06Ласти применения эвм
- •1.6,1. СуперЭвм
- •Глава 2
- •8 Разрядов
- •11110001 11111001 11110001 11110111 А число — 6.285 запишется в память в виде слова из 6 байт:
- •Глава 3
- •Глава 4
- •Лечит узап j
- •Сверхоперативная или местная память
- •4.2. Адресная, ассоциативная и стековая организации памяти
- •Буфер входа-выхода
- •Усилители считывания-записи
- •Глава 5
- •Проклей
- •Идентификатор адреса (s байт)
- •Сектор на дискете
- •Глава 6
- •Управляющий блок автомат)
- •Глава 7
- •В цпршВляющай блок у б
- •Сумматор частичных произведений Регистр множимого
- •О vМножимое перед началом Выполнения умножения
- •Слой элементов и
- •Глава 9
- •Двойное слада па адреса о 32 бит
- •Слобо по адресу z в бит
- •Заслать в стек ад РеЗ
- •Загрузить аз стана в Pa V
- •Номер регист
- •Непосредственный операнд 1а
- •15Ю кГго 51
- •Оповещающий сив нал „Состояние
- •Блок ревастрод
- •Ветвление в макропроерамме по уело дую Акк*0
- •Макрокоманды управления последовательностью выборка микрокоманд
- •Окно процедуры
- •Регистры параметров (а) Регистры глобальных переменных |
- •1 Нуль м Знак-
- •Запоминание состояния процессора (программы)
- •Общий сигнал прерывания
- •Код приоритетного запроса
- •Маска ввоОагвывода
- •Прерывающая
- •01 23*56789 Время
- •I участка I
- •Запись льта мп
- •I Прием операндов на регистры 1
- •Умножение чисел с фиксированной точкой
- •Сложонив чисел с плавающей точкой
- •Глава 10
- •Вызов команды и модификация счетчика команд
- •Процедура тандемных пересылок
- •Однобайтная
- •16 Разрядов
- •Передача д стек а восстановление содержимого регистров
- •Команды досстаяовяения из стеки содержимого регистров
- •Блок сегментных регистров
- •Первый байт команды Второй ffaSm команды (постбайт адресации)
- •Сегментные селекторы
- •Регистры задачи и регистры дескрипторнои таблицы
- •Блок управления и контроля оп
- •Справочник страниц
- •Физическая память
- •16 Мбайт
- •Расширенная память
- •1 Мбайт
- •С каналом ес эвм
- •Связь с другой эвм
- •I Манипулятор % I Графа- I I типа „Мышь” I I построитель I
- •Глава 11
- •Интерфейс основной намята
- •Общее оборудование мультиплексного канала
- •Глава 12
- •Определения четности переносод
- •Глава 13
- •Ill:Выполнснис программы а Выполнение про ерам мы в
- •Пакеты заданий и Входные наборы данных
- •Выходные очереди разных классов в зу на дисках
- •I требует ‘'ода
- •Пользователь обдумывает | ответ системе I (новый запрос)
- •Блок управления памятью
- •Схемы совпадения
- •Шифратор номера отделения
- •Входной коммутатор
- •Коммутации
- •Сегментная таблица п-й программы
- •Векторные, средства
- •К периферийным устройством
- •К периферийным устройствам
- •Глава 15
- •Устройства Ввода- вывода
- •Процессор 2
- •Процессор 3
- •8 Векторных регистров (по 6* слова в каждом)
- •Готовности операндов
- •Глава 16
- •Комплекс абонентского пункта
- •16.2.. Классификация вычислительных сетей
- •1 Элемент
- •Время распрост- ранена*
- •Задержка сета лри коммутации пакетов[
- •Абонентская система
- •Данные пользователя
- •Сеансовый
- •Транспортный
- •Сетевой
- •Интерфейс высоког о уровня
- •Аппаратура передачи данных
- •Установление связи
- •Данные пользователя 00Длина поля и слови я обслуживания
- •Идентификатор протокола
- •7» Бшдта) Данные пользователя б вызове
- •Поток бит
- •Новый пакет (кадр)
- •Станция 1 ведет передачу
- •Передатчик Коаксиальный кйбель
- •Глава 15. Принципы организации многопроцессорных и многомашинных вычислительных систем (комплексов) и суперЭвм 489
- •1S в 7 о Слада па адресу ь
Подпрограмма
Обработка
прерывания а возврат к выполнению
программыВызов команды и модификация счетчика команд
1
I Процедура тандемных пересылок
\Мосичвские
Арифмети
ческиеСпециальныеуЬпоедвленае
типа ХОАЮ/^.
Команды пересылок | \ Вы и типа операции
/
.
Команды
' передачи управления
Определение
ВпосоВаЧ1впас1>вВетВв"швопераяв
адресации операнда
|
Прямая \ |
Формирование адреса | |
и выборка |
операнда |
Поеденная
Регистровая
Ожидание
Размещение
операнда д регистре временного хранения*
выполнение операции,
фиксация
результата
у
Prfc. 10.2. Схема рабочего цикла 8-разрядного микропроцессора 312
По завершении арифметических и логических операций 1 в соответствующих разрядах (флажках) регистра признаков указывают на наличие переполнения, положительного, отрицательного или нулевого результата.
Передача управления в командах условного перехода происходит в зависимости от состояния определенных разрядов ^ (флажков) регистра признаков.
В МП применены буферные схемы шины данных и адреса. Буферная схема состоит из регистра и выходных схем с тремя состояниями: 0, 1 и полное электрическое отключение от нагрузки («высокоимпеданское» или «плавающее» состояние). Наличие третьего состояния позволяет реализовывать магистральный принцип связи между отдельными узлами внутри МП
и. между модулями (ОП, периферийные устройства), присоединяемыми наряду с МП к общему интерфейсу «мультишина» (см. гл. 11) микропроцессорной системы (или микроЭВМ).
Управляющий автомат с «жесткой» логикой, реализованный с использованием программируемой логической матрицы, выдает последовательность управляющих сигналов, инициирующих процедуру выполнения текущей команды. Последовательность сигналов и сама процедура зависят от задаваемых кодом команды формата команды и операндов, способа адресации.
На рис. 10.2 показана схема рабочего цикла выполнения команды в микропроцессоре, которая приводится, главным образом, с целью показать читателю, что в основных чертах она не отличается от схем рабочего цикла крупных ЭВМ.
Микропроцессорный комплект интегральных микросхем серии К580 помимо самого микропроцессора содержит следующие микросхемы (кристаллы): контроллер прямого доступа к памяти, программируемый таймер, последовательный и параллельный интерфейсы, контроллер прерываний и др.
Особенности системы команд МП К580
Микропроцессор К580 выполняет арифметические операции над 8-разрядными, а с уменьшенным быстродействием — и над 16-разрядными словами, которые могут быть целыми двоичными числами со знаком и без знака, десятичными двоично-кодированными числами, и логические операции над цепочками данных.
Система команд микропроцессоров К580 выглядит довольно упрощенной по сравнению с системами команд ЭВМ, что объясняется коротким 8-разрядным машинным словом и ограниченными аппаратурными ресурсами. Операции умножения и деления над целыми числами, операции с плавающей точкой выполняются по подпрограммам или с помощью дополнительного
специализированного арифметического сопроцессора («арифметического расширителя»).
Для упрощения организации и убыстрения операций с 16-разрядными адресами и операндами в систему команд введены команды 2-байтных («тандемных») передач, арифметических и других операций, в которых некоторые пары регистров адресуются как один регистр, а их содержимое рассматривается как одно 16-разрядное слово, передаваемое по шине данных тандемом — последовательно байт за байтом. В 8-разрядном АЛУ арифметические операции над 16-разрядными числами выполняются двумя командами: первая задает операцию над младшими, а вторая — над старшими байтами. Эти вторые команды — специфические, они задают операцию сложения (вычитания) байт, в которых участвует перенос (заем), полученный в операции с младшими байтами и запомненный в триггере переноса. Имеется также несколько команд, непосредственно о0рабатывающих 16-разрядные числа.
Микропроцессор К580 имеет три формата команд: однобайтный (однословный), двухбайтный и трехбайтный (рис. 10.3). Формат команды и тип адресации задаются неявно кодом операции. Адрес команды задается адресом ее первого байта.
Проблема построения системы команд при коротком машинном слове решается благодаря использованию регистра-аккумулятора с подразумеваемой адресацией для реализации одноадресных и безадресных команд. В последних адрес операнда неявно задается кодом операции. Широко применяются укороченная регистровая адресация для обращения к общим регистрам и регистровая косвенная и индексная адресации для задания операнда в ОП. Наличие в регистровой структуре специального 16-разрядного регистра косвенного адреса позволяет иметь команды с подразумеваемой косвенной адресацией, т. е. без указания в команде регистра, хранящего исполнительный адрес.
В двухбайтных командах реализуется непосредственная адресация, а в трехбайтных — прямая адресация ячейки памяти.
Схема «инкрементатор»/«декрементатор» позволяет реализовать процедуры автоматического задания приращений не только в указателе стека, но и в счетчике команд, в индексном регистре, в регистре косвенного адреса и т. д. Операции инкремент и декремент выполняются в процессе межрегистровых передач.
Команды с прямой адресацией занимают много места в памяти и затрачивают много времени на выполнение из-за многократных обращений к памяти. Поэтому по возможности следует стремиться к использованию команд с регистровой, непосред-