- •В. І. Губар
- •Імпульсна та цифрова електроніка
- •З задачами і вправами
- •Навчальний посібник
- •Передмова
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори.
- •1.2 Електронні інтегратори.
- •1.3 Диференціатори.
- •1.4 Аналіз імпульсних кіл
- •1.5 Контрольні питання
- •1.6 Задачі.
- •2. Транзисторні ключі
- •2.1 Біполярний транзисторний ключ.
- •Перехідні процеси в транзисторному ключі.
- •2.2 Покращення характеристик транзисторних ключів (тк).
- •Підвищення швидкодії тк.
- •2.3 Ключі на польових транзисторах (пт).
- •2.4 Контрольні питання.
- •3 Генератори імпульсів і перетворювачі напруга-Частота
- •3.1 Транзисторний мультивібратор
- •3.2 Мультивібратори на операційному підсилювачі
- •3.3 Несиметричний мультивібратор
- •3.4 Мультивібратор в режимі очікування на операційному підсилювачі (одновібратор)
- •3.5 Перетворювачі напруга-частота (пнч)
- •3.5.1. Вступ
- •3.5.2. Генератори, керовані напругою (гкн)
- •3.5.3 Пнч з розрядом конденсатора.
- •3 .5.5. Пнч з імпульсним зворотнім зв’язком.
- •3.6 Контрольні питання
- •3.7 Задачі і вправи.
- •Частота зрізу за аналогією зі звичайними фільтрами визначається як
- •4.3. Інтегратори на комутаційних конденсаторах (кк).
- •4.4. Перетворювачі напруги на комутаційних конденсаторах (зарядовий насос).
- •Число періодів перемикання ключа на один період коливання дорівнює:
- •4.6. Псевдодиференційний вхід схем на комутаційних конденсаторах.
- •4.7 Контрольні питання
- •5. Логічні елементи і мінімізація бульових функцій
- •5.1 Бульові функції.
- •5.2 Контрольні питання.
- •5.3 Завдання до самостійної роботи.
- •6. Тригерні схеми і лічильники імпульсів
- •6.1. Тригерні схеми
- •6.1.1 Вступ.
- •6.1.3 Синхронізуємі rs-тригери.
- •6.1.4. Лічильні тригера (т- тригера).
- •6.1.5 Тригер затримки (d-тригер).
- •6.1.6 Універсальний тригер (jk-тригер).
- •6.2 Лічильники імпульсів (лі)
- •6.2.1 Вступ.
- •6.2.2 Суматорний асинхронний лічильник імпульсів.
- •6.2.3 Віднімаючий лічильник імпульсів.
- •6.2.4 Суматорний лічильник зі скрізним переносом.
- •6.2.5 Лічильник імпульсів на jk-тригерах.
- •6.2.6 Реверсивний лічильник імпульсів (рлі).
- •6.2.7 Лічильники імпульсів з к≠2n.
- •6.2.7.1 Лічильники імпульсів зі зворотним зв'язком та їхній синтез.
- •6.2.7.2 Паралельне включення лічильників.
- •6.2.7.3 Лічильники з виявленням деяких кодових комбінацій.
- •6.3 Контрольні питання.
- •6.4 Задачі
- •7. Цифрові комбінаційні схеми
- •7.1 Регістри
- •7.2 Шифратори і дешифратори
- •7.3 Мультиплексори і демультиплексори
- •7.5 Задачі
- •8.Пристрої пам’яті. ПрограмОвАні логічні
- •8.1 Вступ
- •8.2 Напівпровідникові пристрої оперативної пам’яті (поп)
- •8.3 Пристрої постійної пам’яті (ппп)
- •Програмовані ппп
- •Репрограмовані ппп
- •8.4 Пристрій вибірки-зберігання (пвз) аналогового сигналу
- •8.5 Деякі приклади застосування ппп
- •8.6 Програмовані логічні інтегральні схеми (пліс)
- •8.6.3 Пппп в якості пліс
- •8.6.4 Програмована матрична логіка (пмл)
- •8.7 Контрольні питання.
- •8.8 Задачі та вправи
- •9. Література.
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори 4
8.Пристрої пам’яті. ПрограмОвАні логічні
інтегральні схеми
8.1 Вступ
Пристрої пам’яті (або ПП) – це пристрої, що призначені для запису, зберігання, вилучення даних.
Основні компоненти ПП:
матриця-накопичувач
функціональний пристрій для керування пам’яті
підсилювачі запису та зчитування
елементи, що забезпечують синхронізацію
Характеристики ПП:
інформаційна ємність – кількість одиниць інформації (бітів), що зберігаються одночасно .
Швидкодія – час запису або зчитування, тобто час від миті приходу кода адреси до завершення всіх процесів.
Розрядність – кількість розрядів у слові (для мікросхем – кількість біт, що можна зчитати /записати за один цикл з мікросхеми).
Споживаюча потужність – потужність електричного струму, що витрачається на одиницю інформації (мВт/біт) .
8.2 Напівпровідникові пристрої оперативної пам’яті (поп)
ПОП – пристрій, що призначений для запам’ятовування даних поточних обчислень. Такі ПП дозволяють оновлювати дані, замінювати стару інформацію на нову тощо.
У ПОП використовуються дві основні схеми зберігання інформації: на тригерах та конденсаторах. ПОП, в яких використовуються тригера як елементи пам’яті, називають ПОП статичного типу, а якщо застосовують конденсатори як елементи пам’яті, то такі ПОП є ПП динамічного типу. За англійською термінологією ПОП RAM (Random access memory). Відповідно Static та Dynamic - SRAM та DRAM .
Приклад: Напівпровідниковий ПОП типу К155РУ2 має адресні входи A1 A4, входи даних D1 D4, входи управління V,W, вихідні дані Q1 Q4. Об'єм такого ПОП шістнадцять чотирьохрозрядних слів.
V
W
Функція
0
0
Запис
0
1
Зчитування
1
0
Пряме проходження
1
1
Z-стан
Переваги ПОП: висока швидкодія, мала маса та габарити, порівняно висока надійність.
За типом виборки даних ПОП поділяють на дві групи.
Перша група - це ПОП з двохступеневою дешифрацією даних (двохкоординатна) (рисунок 8.2).
ЗЕ11
ЗЕ12
ЗЕ1m
. . . .
. . . .
. . . .
A1
A2
.
.
.
..
.
An
ЗЕ21
ЗЕ22
ЗЕ2m
ЗЕn1
ЗЕn2
ЗЕnm
ПВВ
Вхід/Вихід
Дешифратор
стовбчиків
СS
WR
B1 B2 . . . . Bm
Рисунок
8.2 Структура ПОП з двохкоординатною
виборкою
(ЗЕ-
запам’ятовуючий
елемент,
ПВВ – пристрій
вводу-виводу)
Друга група - ПОП з послідовною виборкою даних і з одним ступенем дешифрації (рисунок 8.3).
ЗЕ11
ЗЕ12
ЗЕ1m
. . . .
. . . .
. . . .
A1
A2
.
.
.
.
Ak
ЗЕ21
ЗЕ22
ЗЕ2m
ЗЕn1
ЗЕn2
ЗЕnm
ВИХІД
Рисунок
8.3 Структура ПОП з послівною виборкою
(ЗЕ-
запам’ятовуючий
елемент)
На рисунку 8.4 зображено структурну схему ПОП, яка складається з чотирьох основних блоків.
Шина
даних (ШД)
Схема може працювати у трьох режимах:
1) читання;
2) зберігання;
3) запису.
Відповідно до цього на шині даних можуть з’явитись дані з матриці-накопичувача, може бути Z-стан ШД, а також поява даних на ШД, що надходять у матрицю-накопичувач.
ПОП із запам’ятовуючими елементами статичного типу
На рисунку 8.5 наведено запам’ятовуючий елемент статичного типу на тригері, в якому використовуються польові транзистори.
Рисунок
8.5 Тригерна комірка пам’яті
Для зменшення споживання енергії на затвори транзисторів VT2 і VT4 надходить імпульсна напруга з щілинністю Q 10, яка періодично закриває і відкриває канали цих транзисторів, при цьому суттєво зменшується середнє значення струму споживання. За наявності паразитних ємностей Сп інформація, що записана в тригері, не руйнується при закритті VT2 і VT4.
Перевагою таких комірок пам’яті (рисунок 8.5) є висока ступінь упаковки елементів, мала коштовність і споживана потужність.
В ПОП динамічного типу функції ЗЕ виконує конденсатор. Інформація представлена у вигляді заряду, наприклад, присутність заряду на конденсаторі відповідає логічній “1”, відсутність “0”.
На рисунку 8.6 в якості запам'ятовуючого елемента застосовується ємність переходу затвор-виток (Сзв). Для запису інформації на шину запису подається "1" і лівий транзистор відкривається й відповідно формується заряд на конденсаторі від вхідної шини. Для читання інформації подають логічну одиницю на правий транзистор і роблять висновок щодо омічного стану каналу. Не зважаючи на великий опір переходу затвор-виток середнього транзистора, конденсатор розряджається, тому необхідний пристрій періодичного підзаряду конденсатора.
На рисунку 8.7 наведено графічне позначення ПОП типу 132РУ8А на МОН-транзисторах. Організація даної ІС 1Кх4:
На основі цієї ІС можна побудувати ПОП на 1024 12-розрядних слів. Для цього необхідно застосувати 3 мікросхеми, всі однойменні адресні входи та входи управління мікросхем з’єднати паралельно. Виводи DIO0…DIO3 приєднати до двонапрямленої шини з номера 0 до 11, таким чином, щоб кожна мікросхема була приєднана до чотирьох шин, тобто, щоб кожна мікросхема використовувалась для зберігання чотрьох з дванадцяти розрядів слова. Інформаційна ємність такої схеми знаходиться як добуток: 1024*12=12288 біт.