- •В. І. Губар
- •Імпульсна та цифрова електроніка
- •З задачами і вправами
- •Навчальний посібник
- •Передмова
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори.
- •1.2 Електронні інтегратори.
- •1.3 Диференціатори.
- •1.4 Аналіз імпульсних кіл
- •1.5 Контрольні питання
- •1.6 Задачі.
- •2. Транзисторні ключі
- •2.1 Біполярний транзисторний ключ.
- •Перехідні процеси в транзисторному ключі.
- •2.2 Покращення характеристик транзисторних ключів (тк).
- •Підвищення швидкодії тк.
- •2.3 Ключі на польових транзисторах (пт).
- •2.4 Контрольні питання.
- •3 Генератори імпульсів і перетворювачі напруга-Частота
- •3.1 Транзисторний мультивібратор
- •3.2 Мультивібратори на операційному підсилювачі
- •3.3 Несиметричний мультивібратор
- •3.4 Мультивібратор в режимі очікування на операційному підсилювачі (одновібратор)
- •3.5 Перетворювачі напруга-частота (пнч)
- •3.5.1. Вступ
- •3.5.2. Генератори, керовані напругою (гкн)
- •3.5.3 Пнч з розрядом конденсатора.
- •3 .5.5. Пнч з імпульсним зворотнім зв’язком.
- •3.6 Контрольні питання
- •3.7 Задачі і вправи.
- •Частота зрізу за аналогією зі звичайними фільтрами визначається як
- •4.3. Інтегратори на комутаційних конденсаторах (кк).
- •4.4. Перетворювачі напруги на комутаційних конденсаторах (зарядовий насос).
- •Число періодів перемикання ключа на один період коливання дорівнює:
- •4.6. Псевдодиференційний вхід схем на комутаційних конденсаторах.
- •4.7 Контрольні питання
- •5. Логічні елементи і мінімізація бульових функцій
- •5.1 Бульові функції.
- •5.2 Контрольні питання.
- •5.3 Завдання до самостійної роботи.
- •6. Тригерні схеми і лічильники імпульсів
- •6.1. Тригерні схеми
- •6.1.1 Вступ.
- •6.1.3 Синхронізуємі rs-тригери.
- •6.1.4. Лічильні тригера (т- тригера).
- •6.1.5 Тригер затримки (d-тригер).
- •6.1.6 Універсальний тригер (jk-тригер).
- •6.2 Лічильники імпульсів (лі)
- •6.2.1 Вступ.
- •6.2.2 Суматорний асинхронний лічильник імпульсів.
- •6.2.3 Віднімаючий лічильник імпульсів.
- •6.2.4 Суматорний лічильник зі скрізним переносом.
- •6.2.5 Лічильник імпульсів на jk-тригерах.
- •6.2.6 Реверсивний лічильник імпульсів (рлі).
- •6.2.7 Лічильники імпульсів з к≠2n.
- •6.2.7.1 Лічильники імпульсів зі зворотним зв'язком та їхній синтез.
- •6.2.7.2 Паралельне включення лічильників.
- •6.2.7.3 Лічильники з виявленням деяких кодових комбінацій.
- •6.3 Контрольні питання.
- •6.4 Задачі
- •7. Цифрові комбінаційні схеми
- •7.1 Регістри
- •7.2 Шифратори і дешифратори
- •7.3 Мультиплексори і демультиплексори
- •7.5 Задачі
- •8.Пристрої пам’яті. ПрограмОвАні логічні
- •8.1 Вступ
- •8.2 Напівпровідникові пристрої оперативної пам’яті (поп)
- •8.3 Пристрої постійної пам’яті (ппп)
- •Програмовані ппп
- •Репрограмовані ппп
- •8.4 Пристрій вибірки-зберігання (пвз) аналогового сигналу
- •8.5 Деякі приклади застосування ппп
- •8.6 Програмовані логічні інтегральні схеми (пліс)
- •8.6.3 Пппп в якості пліс
- •8.6.4 Програмована матрична логіка (пмл)
- •8.7 Контрольні питання.
- •8.8 Задачі та вправи
- •9. Література.
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори 4
6. Тригерні схеми і лічильники імпульсів
6.1. Тригерні схеми
6.1.1 Вступ.
Тригер - це логічний пристрій, здатний зберігати один біт інформації даних. До тригерів прийнято відносити всі пристрої, які мають два стійких стани. В основі будь-якого тригера лежить схема, що має два стійких стани (бістабільна схема БС) і схема керування (СК) (рис 6.1). Схема керування перетворює вхідні сигнали таким чином, щоб виконувався заданий закон переключення тригера в цілому. Для забезпечення надійного переключення в точках А для деяких тригерів повинні бути ланцюги затримки.
Рисунок 6.1 Структурна схема тригера.
З цією метою можуть використовуватися запам'ятовуючі елементи на основі БС того ж типу, що вже є у тригері. Схему такого тригера називають схемою типу M-S(master-slave), оскільки стан однієї БС, яку називають відомою, повторює стан додаткової БС, яку називають ведучою.
Класифікація тригерів.
І. За способом організації логічних зв'язків: з роздільним запуском, R-S-тригера; з лічбовим запуском ,Т-тригера; тригера затримки, Д –тригера; комбіновані (універсальні тригера), наприклад, J-K-тригера.
ІІ. За способом запису інформації: асинхронні, синхронні.
Характеристики тригерів: навантажувальна здатність, коефіцієнт об'єднання по входу, затримка переключення, тривалість імпульсу запуску, максимальна частота переключення.
6.1.2 R-S-тригери.
Тригер R-S типу має два входи: вхід S (set-встановлювати) - вхід установки тригера в стан Q=1 і вхід R (reset-скидати) - вхід установки тригера в стан Q=0.
Неінверсний R-S тригер на логічних елементах "АБО-НІ" зображено на рис.6.2.
Рисунок 6.2 Неінверсний RS-тригер: позначення (а), схема(б).
При S=1 і R=0 тригер приймає стан Q=1. При S=0 і R=1-Q=0.
При S=R=0 тригер ймає байдужий стан. При S=R=1 - тригер працює нестійко (непередбачено) і цей стан треба вилучити.
Функціонування RS-тригера можна представити таблицею, де n – даний момент часу, а n+1 – наступний момент часу.
Таблиця 6.1 Стани RS-тригера.
|
N |
Sn |
Rn |
Qn |
Qn+1 |
Cтан байдужості |
0 1 |
0 0 |
0 0 |
0 1 |
0 1 |
|
2 3 4 5 |
0 0 1 1 |
1 1 0 0 |
0 1 0 1 |
0 0 1 1 |
Заборонений стан |
6 7 8 9 |
1 1 1 1 |
1 1 1 1 |
0 0 1 1 |
0 1 0 1 |
Діаграму Карно для RS-тригера можна представити так.
|
|
|
|
|
|
1 |
1 |
1 |
1 |
|
|
1 |
|
|
Логічна функція функціонування RS-тригера із діаграми Карно
- обмеження
Існує інверсний тригер на логічних елементах «І-НІ», рисунок 6.3 , таблиця 6.2. Заборонена комбінація S=R=0. До комбінації S=R=1 – тригер не чутливий.
Рисунок 6.3 Інверсний RS - тригер: позначення (а), схема (б).
Таблиця 6.2. Стани інверсного RS-тригера.
|
N |
Sn |
Rn |
Qn |
Qn+1 |
Заборонений стан |
0 1 |
0 0 |
0 0 |
* * |
* * |
|
2 3 4 5 |
0 0 1 1 |
1 1 0 0 |
0 1 0 1 |
1 1 0 0 |
Стан байдужості |
6 7 |
1 1 |
1 1 |
0 1 |
0 1 |
.