- •В. І. Губар
- •Імпульсна та цифрова електроніка
- •З задачами і вправами
- •Навчальний посібник
- •Передмова
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори.
- •1.2 Електронні інтегратори.
- •1.3 Диференціатори.
- •1.4 Аналіз імпульсних кіл
- •1.5 Контрольні питання
- •1.6 Задачі.
- •2. Транзисторні ключі
- •2.1 Біполярний транзисторний ключ.
- •Перехідні процеси в транзисторному ключі.
- •2.2 Покращення характеристик транзисторних ключів (тк).
- •Підвищення швидкодії тк.
- •2.3 Ключі на польових транзисторах (пт).
- •2.4 Контрольні питання.
- •3 Генератори імпульсів і перетворювачі напруга-Частота
- •3.1 Транзисторний мультивібратор
- •3.2 Мультивібратори на операційному підсилювачі
- •3.3 Несиметричний мультивібратор
- •3.4 Мультивібратор в режимі очікування на операційному підсилювачі (одновібратор)
- •3.5 Перетворювачі напруга-частота (пнч)
- •3.5.1. Вступ
- •3.5.2. Генератори, керовані напругою (гкн)
- •3.5.3 Пнч з розрядом конденсатора.
- •3 .5.5. Пнч з імпульсним зворотнім зв’язком.
- •3.6 Контрольні питання
- •3.7 Задачі і вправи.
- •Частота зрізу за аналогією зі звичайними фільтрами визначається як
- •4.3. Інтегратори на комутаційних конденсаторах (кк).
- •4.4. Перетворювачі напруги на комутаційних конденсаторах (зарядовий насос).
- •Число періодів перемикання ключа на один період коливання дорівнює:
- •4.6. Псевдодиференційний вхід схем на комутаційних конденсаторах.
- •4.7 Контрольні питання
- •5. Логічні елементи і мінімізація бульових функцій
- •5.1 Бульові функції.
- •5.2 Контрольні питання.
- •5.3 Завдання до самостійної роботи.
- •6. Тригерні схеми і лічильники імпульсів
- •6.1. Тригерні схеми
- •6.1.1 Вступ.
- •6.1.3 Синхронізуємі rs-тригери.
- •6.1.4. Лічильні тригера (т- тригера).
- •6.1.5 Тригер затримки (d-тригер).
- •6.1.6 Універсальний тригер (jk-тригер).
- •6.2 Лічильники імпульсів (лі)
- •6.2.1 Вступ.
- •6.2.2 Суматорний асинхронний лічильник імпульсів.
- •6.2.3 Віднімаючий лічильник імпульсів.
- •6.2.4 Суматорний лічильник зі скрізним переносом.
- •6.2.5 Лічильник імпульсів на jk-тригерах.
- •6.2.6 Реверсивний лічильник імпульсів (рлі).
- •6.2.7 Лічильники імпульсів з к≠2n.
- •6.2.7.1 Лічильники імпульсів зі зворотним зв'язком та їхній синтез.
- •6.2.7.2 Паралельне включення лічильників.
- •6.2.7.3 Лічильники з виявленням деяких кодових комбінацій.
- •6.3 Контрольні питання.
- •6.4 Задачі
- •7. Цифрові комбінаційні схеми
- •7.1 Регістри
- •7.2 Шифратори і дешифратори
- •7.3 Мультиплексори і демультиплексори
- •7.5 Задачі
- •8.Пристрої пам’яті. ПрограмОвАні логічні
- •8.1 Вступ
- •8.2 Напівпровідникові пристрої оперативної пам’яті (поп)
- •8.3 Пристрої постійної пам’яті (ппп)
- •Програмовані ппп
- •Репрограмовані ппп
- •8.4 Пристрій вибірки-зберігання (пвз) аналогового сигналу
- •8.5 Деякі приклади застосування ппп
- •8.6 Програмовані логічні інтегральні схеми (пліс)
- •8.6.3 Пппп в якості пліс
- •8.6.4 Програмована матрична логіка (пмл)
- •8.7 Контрольні питання.
- •8.8 Задачі та вправи
- •9. Література.
- •1. Сигнали імпульсної техніки. Електронні інтегратори та диференціатори 4
7. Цифрові комбінаційні схеми
7.1 Регістри
Регістри призначені для запису і збереження одного двоїчного числа чи іншої кодової комбінації. Крім запису і збереження регістри виконують також операції зсуву числа, інвертування числа, перетворення паралельного коду в послідовний і навпаки. Будуються з застосуванням тригерів.
Регістри паралельного типу.
Крім основних функцій “запису”, “збереження” тут є допоміжні функції: “скидання” (установка 0), “інвертування збереженого коду”.
Рисунок 7.1 Регістри паралельного типу
Регістри із зсувом (послідовні регістри)
Пристрій дозволяє послідовний код перетворювати в паралельний і навпаки. Схема складається з попарно включених тригерів: основного і допоміжного, є дві шини для імпульсів просування Uп1, Uп2. Операції запису, читання, скидання тощо у цьому регістрі виконються так як і в попередній схемі.
Нехай Т1 знаходиться в одиночному стані, а на вході логічний нуль. Після подачі імпульсів просування логічна одиниця стала просуватися вправо. Дана схема дозволяє просувати кодові комбінації на задане число розрядів. Для запису n-розрядного числа потрібно 2n-імпульси просування. Ця схема дозволяє перетворювати паралельний двійковий код у послідовний з виходом по Qn, і послідовний - у паралельний з виходом по Q1-Qn.
Рисунок 7.2 Регістри послідовного типу
7.2 Шифратори і дешифратори
Перетворювачі коду служать для перетворення однієї форми чисел в іншу. При цьому існує тісний зв`язок між входом і виходом.
Дешифратори
Дешифратори призначені для розпізнавання різних кодів. Кожній кодовій комбінації на вході відповідає одиниця (нуль) на одній з вихідних шин. При цьому на інших шинах буде 0 (1).
Рисунок 7.3 Дешифратор
Дешифратори застосовують в пристроях керування цифрової індикації, при побудові розподільних пристроїв, генераторів імпульсу.
Таблиця станів дешифратора для трьох розрядного двійкового коду та бульові функції для реалізації такої схеми наведені нижче.
Таблиця 7.1
X2 |
X1 |
X0 |
Y0 |
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
Y6 |
Y7 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
На рисунку 7.4 наведена схема побудови дешифратора на 32 виходи з використанням двох дешифраторів з16 виходами.
Рисунок 7.4 Побудова дешифратора для 32 виходів
При вхідних кодах від 00000 до 01111 функціонує перший дешифратор, а при кодах 1000 до 11111 функціонує другий дешифратор.
Шифратори.
Шифратори – це пристрої, які перетворюють одиночний сигнал шин у n-розрядний двійковий код (Рисунок 7.5). Застосовуються в пристроях вводу десятичної інформації і (Рисунок 7.6), генератори кодів і т.п.
Рисунок 7.5 Шифратор і його стан
Рисунок 7.6 Шифратор для вводу десятичної інформації.
Для синтезу шифратора перетворюючого десятковий (одиночний) код у двійковий необхідно скласти таблицю відповідності десяткових і двійкових кодів (дивись таблицю рисунок 7.5). Вихідні суматори своїми входами приєднуються до тих шин від яких утворюється “1” при запису двійкового числа.
Наприклад: старший розряд Y3 утворюється логічним суматором, який приєднаний до ліній 8,9.