35) Синхронные динамические озу (sdram)

Синхронная оперативная память (SDRAM) - это первая технология оперативной памяти со случайным доступом (DRAM), разработанная для синхронизации работы памяти с тактами работы центрального процессора (1994 год). Первоначально, SDRAM была предложена в качестве более дешевой по стоимости альтернативы для дорогой видеопамяти VRAM (Video RAM), используемой в графических подсистемах. Тем не менее, она быстро получила применение во многих приложения и стала кандидатом номер один на роль основной памяти для следующих поколений PC, хотя изначально использование ее тормозилось высокой (на 33%) ценой по сравнению с EDO RAM. “Звездный час” SDRAM настал в 1997 году, после появления чипсета 440BX, работающего на частоте 100 МГц. Вследствие этого доля рынка SDRAM за год выросла в два раза (с 25% в 1997 году до 50% в 1998 году.) В настоящее время выпускаются модули SDRAM, работающие на частотах 100 и 133 МГц. Также разработаны SDRAM на частоты 143 МГц и выше.

Отличительные черты

- синхронный метод передачи данных на шину;

- конвейерный механизм пересылки burst пакета;

- использование нескольких (от 2-х до 4-х ) внутренних банков памяти;

- передача частей функций контролера памяти логике, заключенной в саму интегральную

схему.

• При синхронной работе данные на выходе ИС появляются вместе с тактовыми импульсами, поэтому нет временного рассогласования в работе различных устройств, участвующих в передаче данных, что упрощает их взаимодействие.

• В отличие от простого механизма передачи пакетов, реализованного в BEDO, конвейер позволяет передать весь пакет по тактам и преимущество данного способа особенно проявляется при увеличении длины пакета с 4-х слов до величины всей строки банка.

• Еще большее увеличение быстродействия достигается за счет использования разделения массивов ячеек на независимые внутренние банки памяти. Поскольку эти банки могут быть задействованы одновременно, непрерывный поток данных может обеспечиваться простым переключением между ними. Этот метод называется чередованием, и он позволяет снизить общее количество циклов обращения к памяти и увеличить, в результате, скорость передачи данных.

SDRAM производится на основе стандартной DRAM и работает схожим образом - осуществляя доступ к строкам и колонкам ячеек данных. Только SDRAM объединяет свои специфичные свойства синхронного функционирования банков ячеек, и пакетной работы, для эффективного устранения состояний задержек-ожидания. Когда процессору необходимо получить данные из оперативной памяти, он может получить их в требуемый момент. Таким образом, фактическое время обработки данных непосредственно не изменилось, в отличии от увеличения эффективности выборки и передачи данных.

4.5.7. SLDRAM

SLDRAM разрабатывается консорциумом крупнейших производителей модулей памяти — SLDRAM Consortium. Считается, что применение SLDRAM экономически выгодно при объеме ОЗУ не менее 256 Мб. Этот тип памяти “вобрал” все прогрессивные технологии, заложенные в его предшественниках — SDRAM и DDR RAM. Еще большее повышение производительности достигается за счет распространения пакетного протокола передачи данных на сигналы управления (отчего и пошло название этого типа памяти — Linked SDRAM). В SLDRAM адреса, команды, а также сигналы управления передаются в пакетном режиме по однонаправленной шине Command Link.

Одновременно с ними по другой, двунаправленной шине Data Link, и тоже в пакетном режиме, передаются данные, причем передача происходит на обоих фронтах тактовых импульсов, как и в случае с DDR SDRAM. Величина всего пакета данных может равняться целой странице (строке ядра). Поскольку пропускная способность обеих шин (команд и данных) одинакова, можно переключаться на любую страницу памяти без потери производительности.

По сравнению со SDRAM набор команд у SLDRAM значительно увеличен, что очень облегчает работу контроллера. Команда представляет собой четыре 10-битных пакета и содержит всю информацию для проведения следующей операции. Таким образом, возрастает эффективность управления памятью — всего за 4 такта передается вся информация, описывающая целый массив данных. Это вызывает скачок в производительности SLDRAM.

Максимальная достижимая нынешним поколением SLDRAM скорость передачи превышает 1 Гб/с на каждый разряд при частоте 400 МГц. Надо заметить, что при такой частоте очень важно, чтобы все сигналы точно синхронизировались с тактовыми импульсами системной шины, и чтобы все микросхемы памяти в пределах одного модуля имели близкие временные задержки. Для этого контроллер программирует все чипы модуля памяти так, чтобы они выдавали данные на шину одновременно, независимо от разброса их параметров и степени удаленности микросхем от контроллера. В результате самая удаленная микросхема выдает данные без задержки, а самая близкая — через промежуток времени, нужный, чтобы сигнал распространился от самой удаленной до самой близкой. Эти значения определяются в момент подачи питания на ИС и постоянно корректируются во время работы.