- •Стандарт ieee 754 представления чисел в формате с плавающей запятой
- •Формат команды
- •Формат двухадресной эвм
- •Формат одноадресной эвм
- •Формат команды мп mips
- •Этапы выполнения команд
- •11) Понятие об isa
- •12) Функционирование фон-неймановской эвм на уровне микроопераций (на примере пересылки данных между регистрами мп) Функционирование эвм классической архитектуры
- •1.1 Теория моделирования
- •18) Модели-аналоги и авм.
- •19) Моделирование математических функций и авм.
- •21) Сравнительная характеристика авм и цвм.
- •24) Классификация архитектур эвм.
- •1. Супер-эвм
- •2. Универсальные эвм [mainframe]:
- •3. Мини-эвм:
- •4. Микро-эвм:
- •25) Классификация бис зу
- •26) Постоянные зу (rom). Архитектура и временная диаграмма работы. Архитектура пзу
- •2.2. Временная диаграмма работы пзу
- •27) Типы пзу.
- •2.3.1. Масочные (обычные) пзу (англ. Mrom – Masked rom)
- •2.3.2. Программируемые пзу (ппзу, англ. Prom – Programmable rom)
- •2.3.3. Стираемые программируемые пзу (сппзу, англ. Eprom – Erasable Programmable rom)
- •2.3.4. Репрограммируемые пзу (рпзу, англ. Eeprom – Electrically Erasable Programmable rom)
- •30) Оперативные зу(ram). Блок-схемы построения, временные диаграммы.
- •3.1.1. Система 2d
- •3.1.2. Система 3d
- •3.1.3.Система 2d-м
- •3.2. Элементы памяти зу статического типа
- •3.4. Временные диаграммы озу
- •31) Динамические озу (dram)
- •4.1. Элементы памяти dram
- •4.2. Регенерация памяти
- •32) Архитектура динамического озу (dram), временные диаграммы.
- •4.3. Устройство и функционирование dram
- •4.4. Временные диаграммы работы памяти динамического типа
- •33) Уровни организации и характеристики современных сбис dram.
- •34) Современные технологии построения сбис dram (frm, edo, bedo, sdram, ddr)
- •4.5.1. Традиционная память dram
- •4.5.5. Синхронная dram (sdram)
- •35) Синхронные динамические озу (sdram)
- •36) Виртуальная память.
- •37) Сегментация памяти в реальном режиме
- •39) Страничная организация памяти Разбиение памяти на страницы
- •40) Иерархия памяти современных мп.
- •5.1. Общее представление о кэш-памяти
- •5.2. Виды кэш-памяти
- •42) Ассоциативные зу
- •8.1. Введение
- •8.2. Ассоциативный принцип поиска
- •8.4. Применение азу и тенденции развития ассоциативных средств хранения и обработки информации
- •43) Блок-схема ассоциативного зу (сам)
- •8.3. Архитектура и функционирование азу
- •44) Сравнение адресного и ассоциативного способов выборки
- •45) Сравнительная характеристика озу и азу
- •49) Манифест Дэвида Паттерсона
- •1 Этап — «Застой» (до начала 80-х)
- •2 Этап — «Зарождение» (80-е — начало 90-х)
- •3 Этап — «Развитие» (1990-1995 гг.)
2.3.4. Репрограммируемые пзу (рпзу, англ. Eeprom – Electrically Erasable Programmable rom)
EEPROM появляется в начале 1980-х годов. Первое устройство – Intel 2816 (2Kx8), время доступа – 250 нс.
Архитектура EEPROM подобна архитектуре EPROM, различие состоит только в строении ячейки.
В 1980 г. фирма Intel разработала технологию FLOTOX (Floating Gate Tunnel-Oxide – "плавающий" затвор с туннелированием в окисле). Ячейки памяти такого типа реализованы на МОП-элементах с плавающим (изолированным) затвором, использующих эффект лавинной инжекции. МОП-транзистор имеет 2 кремниевых затвора (плавающий и управляющий), изолированных друг от друга слоем изолятора (SiO2) толщиной 0.2 мкм (см. рис. 2.11). Плавающий (изолированный) затвор не имеет электрического подвода, он предназначен для хранения заряда. В результате туннелирования электрический заряд может как накапливаться, так и стекать с плавающего затвора.
Рис. 2.11. Структура ЛИЗМОП с двойным затвором.
Принцип работы ЛИЗМОП с двойным затвором близок к принципу работы МНОП-транзистора — здесь также между управляющим затвором и областью канала помещается область, в которую при программировании можно вводить заряд, влияющий на величину порогового напряжения транзистора. Но область введения заряда представляет собой не границу раздела слоев диэлектрика, а окруженную со всех сторон диэлектриком проводящую область (обычно из поликристаллического кремния), в которую, как в ловушку, можно ввести заряд, способный сохраняться в ней в течение длительного времени. Эта область и называется плавающим затвором.
При подаче на управляющий затвор, исток и сток импульса положительного напряжения относительно большой амплитуды (20...25 В) в обратно смещенных p-n переходах возникает лавинный пробой, область которого насыщается электронами. Часть электронов, имеющих энергию, достаточную для преодоления потенциального барьера диэлектрической области, проникает в плавающий затвор. В этом заключается процесс программирования. Снятие высокого программирующего напряжения восстанавливает обычное состояние областей транзистора и запирает электроны в плавающем затворе, где они могут находиться длительное время (в высококачественных приборах многие годы).
Заряженный электронами плавающий затвор увеличивает пороговое напряжение транзистора настолько, что в диапазоне рабочих напряжений проводящий канал в транзисторе не создается. При отсутствии заряда в плавающем затворе транзистор работает в обычном ключевом режиме. Это состояние соответствует логической «1». Чтобы его обеспечить, на затвор подают импульс напряжения отрицательной полярности с амплитудой 30..40 В. При этом электроны вытесняются в подложку. При отсутствии заряда электронов под затвором передаточная характеристика смещается в область высоких пороговых напряжений. Режим вытеснения заряда из подзатворного диэлектрика называют режимом стирания.
Ячейка памяти типа FLOTOX состоит из двух МОП-транзисторов, один из которых (V2) предназначен для хранения информации, другой (V1) – для выбора ячейки (см. рис. 2.12.). Размер такой элементарной ячейки – 3х3х8 мкм.
Рис. 2.12. Ячейка памяти FLOTOX.
Для EEPROM нет необходимости использовать ультрафиолетовое излучение, поскольку запись и стирание информации осуществляется электрическим способом. Имея соответствующую электронику, само программирование можно осуществлять непосредственно на плате, без внешних электрических цепей. При изменении 1 слова не надо перепрограммировать весь массив, т. к. имеется доступ к отдельным битам информации; к тому же, перепрограммирование происходит значительно быстрее.
В качестве примера запоминающего устройства рассмотрим БИС РПЗУ типа КР1601РР1 информационной емкостью 1К×4 = 4 Кбит.
Условно-графическое обозначение микросхемы:
Рис. 2.13.
На рис. 2.13. использованы следующие обозначения:
A0 A9 - входы адреса
D0 D3 - входы / выходы данных
CS - выбор кристалла
RD - вход сигнала считывания
PR - вход сигнала программирования
ER - вход сигнала стирания
UPR -вход напряжения программирования
Режимы работы микросхемы:
Таблица 2.1.
|
ER |
PR |
RD |
A0A9 |
UPR |
D1/0 |
Режим |
0 |
× |
× |
× |
× |
X |
Roff |
Хранение |
1 |
0 |
1 |
0 |
× |
-33-31 B |
× |
Общее стирание |
1 |
0 |
0 |
0 |
A |
—//— |
× |
Избирательное стирание |
1 |
1 |
0 |
0 |
A |
—//— |
D1 |
Запись данных |
1 |
1 |
1 |
1 |
A |
-335 B |
D0 |
Считывание |
Стирание в этой микросхеме означает установку всех разрядов в «1».
В настоящее время существуют ЗУ типа EEPROM с информационной емкостью до 256 Кбит при временах доступа 90 нс и допустимом числе циклов перезаписи 105 с временем сохранения данных более 10 лет. Такое ЗУ использует один источник питания 5 В и потребляет ток 2 мА в активном режиме и 100 мкА при отсутствии обращений. Возможна байтовая или страничная запись за время 3 мс (фирма SGS-Thomson).
29) Flash-ЗУ.
Flash-память (Flash Memory) по типу запоминающих элементов и основным принципам работы подобна памяти типа EEPROM, однако ряд архитектурных и структурных особенностей позволяют выделить ее в отдельный класс. Разработка flash-памяти считается кульминацией десятилетнего развития схемотехники памяти с электрическим стиранием информации.
Для увеличения объема памяти в таких ПЗУ транзистор адресации удален из ячейки памяти (адресация к отдельному биту становится невозможной). Поэтому стирание информации осуществляется либо для всей памяти одновременно, либо для достаточно больших блоков. Обычно flash-память делается байт-ориентированной. Такое устройство становится альтернативным средством хранения информации (например, flash-диски).
Работа flash-памяти содержит три операции - запись или программирование, чтение, стирание. На каждую из операций требуется определенное время. Например, для чтения одного параметрического блока затрачивается примерно 60 нс, а для записи 9 мкс. На операцию стирания информации в среднем затрачивается от 0,6 до 4,5 секунды. Это самая долгая операция.
Число циклов репрограммирования для flash-памяти хотя и велико, но ограничено, т. е. ячейки при перезаписи "изнашиваются". Чтобы увеличить долговечность памяти, в ее работе используются специальные алгоритмы, способствующие "разравниванию" числа перезаписей по всем блокам микросхемы.
Для улучшения технико-экономических характеристик в схемах flash-памяти применяются различные средства и приемы:
Прерывание процессов записи при обращениях процессора для чтения (Erase Suspend). Без этого возникали бы длительные простои процессора, т. к. запись занимает достаточно большое время. После прерывания процесс записи возобновляется под управлением внутренних средств flash-памяти.
Внутренняя очередь команд, управляющих работой flash-памяти, которая позволяет организовать конвейеризацию выполняемых операций и ускорить процессы чтения и записи.
Программирование длины хранимых в ЗУ слов для согласования с различными портами ввода/вывода.
Введение режимов пониженной мощности на время, когда к ЗУ нет обращений, в том числе режима глубокого покоя, в котором мощность снижается до крайне малых значений (например, ток потребления снижается до 2 мкА). Эти особенности очень важны для устройств с автономным (батарейным) питанием.
Приспособленность к работе при различных питающих напряжениях (5 В; 3,3 В и др.). Сама схема "чувствует" уровень питания и производит необходимые переключения для приспособления к нему.
Введение в структуры памяти страничных буферов для быстрого накопления новых данных, подлежащих записи. Два таких буфера могут работать в режиме, называемом "пинг-понг", когда один из них принимает слова, подлежащие записи, а другой в это время обеспечивает запись своего содержимого в память. Когда первый буфер заполнится, второй уже освободится, и они поменяются местами.
Различные меры защиты от случайного или несанкционированного доступа.
Схемотехнические разновидности flash-памяти с прямым и последовательным доступом.
В настоящее время одной из базовых технологий является технология памяти NAND (NOT AND). Подобного рода модули функционируют аналогично накопителям на магнитных дисках: система генерирует начальный адрес; внутренние блоки микросхемы перемещают указатели на этот адрес и выбранные данные передаются в байт- последовательном порядке с использованием стробирующих сигналов. Стирание содержимого всей микросхемы или какой-либо её части, часто называемой сектором по аналогии с магнитным диском, осуществляется отдельным сигналом (отсюда и идёт название flash-память — “вспышка”). Это позволяет сократить длительность служебных сигналов, требуемых для последовательного стирания байта за байтом.
Большинство изготовителей flash-памяти NAND используют 0,25-мкм технологию. Этот метод позволяет получить почти четырёхкратное увеличение плотности заполнения кристаллов по сравнению с устройствами, изготовленными по технологии с топологическими нормами 0,35–0,5 мкм, используемой сейчас для производства устройств ёмкостью до 64 Мбит. В перспективе планируется переход на 0,18-мкм технологию.
Рис. 2.14. Flash-память фирмы Samsung
На рис. 2.14. представлена архитектура микросхемы flash-памяти NAND емкостью 64 Мбит производства компании Samsung. Емкость 64 Mбит типична для устройств flash-памяти на основе ячеек NAND. Данные, адреса и команды передаются через порт ввода/вывода. Команды загружаются в регистр команд, адрес поступает в Х- и Y-триггеры и декодируется. При выполнении команды считывания данные считываются из массива ячеек памяти, передаются в буфер ввода/вывода, а затем на порт ввода/вывода.
Ячейка NAND состоит из восьми последовательно соединённых транзисторов, из которых в виде цепочки формируется структура NAND. Устройства на ячейках памяти NAND обеспечивают более высокую плотность хранения информации, чем устройства на ячейках NOR (ИЛИ-НЕ) и EEPROM, что делает их весьма привлекательными для использования в приложениях, где нет необходимости в прямом доступе к памяти. За счёт применения ячеек памяти NAND при производстве устройств с очень большим объёмом памяти, разработчики могут получить дополнительный выигрыш в ёмкости и добиться функционирования устройства подобно магнитному диску.
В отличие от устройств EEPROM и EPROM с ультрафиолетовым стиранием, в которых время доступа к определённому слову данных составляет менее 150 нс, модули памяти NAND имеют значительно большее время ожидания. Оно может достигать нескольких микросекунд, что подобно времени ожидания в несколько миллисекунд для доступа к первому слову файла на магнитном диске. Однако последующие байты при таком типе доступа могут быть считаны очень быстро, обычно со скоростью от 50 до 100 нс на байт, то есть со скоростью следования тактовых импульсов. Таким образом, байт-последовательный формат организации памяти подобен работе накопителя на магнитных дисках, но обеспечивает намного большую скорость считывания информации.
Компания Hitachi разработала систему хранения информации на ячейках AND (И), которая может составить конкуренцию описанным выше устройствам. Устройства на основе ячеек AND потребляют меньшую мощность и требует меньшей полезной площади на кристалле, чем аналогичное по ёмкости ЗУ на основе ячеек NAND. На основе структуры AND Hitachi производит микросхемы памяти с ёмкостью до 128 Мбит со стандартной организацией один бит на ячейку. Микросхемы имеют более высокую скорость записи сектора – всего 200 мкс. Отдельно следует отметить повышенную износостойкость микросхем – до 300000 циклов стирания/записи, что в три раза превышает аналогичный параметр у микросхем ёмкостью 64 Мбит.
Как уже отмечалось, микросхемы flash-памяти NAND являются всего лишь одним направлением из набора технологий изготовления электрически стираемых и программируемых запоминающих устройств. Два других направления построения flash-памяти могут быть описаны как устройства прямого доступа и устройства бит-последовательного доступа. Устройства прямого доступа имеют полноразрядную адресную 8- или 16-разрядную шину. К любому слову в памяти можно обратиться всего за один цикл работы. Обычно, для самых быстродействующих интегральных схем длительность цикла составляет не более 40 нс, для большинства доступных устройств — не более 100 нс. С другой стороны, бит-последовательные устройства должны передавать команду управления (чтение, запись и так далее), адрес и строб данных бит за битом, а это требует 20 и более циклов работы всего для одной операции доступа.
Накопители на основе ячеек ИЛИ-НЕ (с параллельным включением ЛИЗМОП-транзисторов с двойным затвором) обеспечивают быстрый доступ к словам при произвольной выборке. Они приемлемы для разных применений, но наиболее бесспорным считается их применение в памяти для хранения редко обновляемых данных. При этом возникает полезная преемственность с применявшимися ранее ROM и EPROM. сохраняются типичные сигналы управления, обеспечивающие чтение с произвольной выборкой.
Компания Mitsubishi разработала собственную структуру организации ячеек для модулей flash-памяти с произвольным доступом, носящую название DINOR (DIvided bit-line NOR — структура NOR с разделенными разрядными линиями). Структура DINOR потребляет меньшую мощность и требует меньшей полезной площади на кристалле, чем аналогичное по ёмкости ЗУ на основе ячеек NOR.