- •Стандарт ieee 754 представления чисел в формате с плавающей запятой
- •Формат команды
- •Формат двухадресной эвм
- •Формат одноадресной эвм
- •Формат команды мп mips
- •Этапы выполнения команд
- •11) Понятие об isa
- •12) Функционирование фон-неймановской эвм на уровне микроопераций (на примере пересылки данных между регистрами мп) Функционирование эвм классической архитектуры
- •1.1 Теория моделирования
- •18) Модели-аналоги и авм.
- •19) Моделирование математических функций и авм.
- •21) Сравнительная характеристика авм и цвм.
- •24) Классификация архитектур эвм.
- •1. Супер-эвм
- •2. Универсальные эвм [mainframe]:
- •3. Мини-эвм:
- •4. Микро-эвм:
- •25) Классификация бис зу
- •26) Постоянные зу (rom). Архитектура и временная диаграмма работы. Архитектура пзу
- •2.2. Временная диаграмма работы пзу
- •27) Типы пзу.
- •2.3.1. Масочные (обычные) пзу (англ. Mrom – Masked rom)
- •2.3.2. Программируемые пзу (ппзу, англ. Prom – Programmable rom)
- •2.3.3. Стираемые программируемые пзу (сппзу, англ. Eprom – Erasable Programmable rom)
- •2.3.4. Репрограммируемые пзу (рпзу, англ. Eeprom – Electrically Erasable Programmable rom)
- •30) Оперативные зу(ram). Блок-схемы построения, временные диаграммы.
- •3.1.1. Система 2d
- •3.1.2. Система 3d
- •3.1.3.Система 2d-м
- •3.2. Элементы памяти зу статического типа
- •3.4. Временные диаграммы озу
- •31) Динамические озу (dram)
- •4.1. Элементы памяти dram
- •4.2. Регенерация памяти
- •32) Архитектура динамического озу (dram), временные диаграммы.
- •4.3. Устройство и функционирование dram
- •4.4. Временные диаграммы работы памяти динамического типа
- •33) Уровни организации и характеристики современных сбис dram.
- •34) Современные технологии построения сбис dram (frm, edo, bedo, sdram, ddr)
- •4.5.1. Традиционная память dram
- •4.5.5. Синхронная dram (sdram)
- •35) Синхронные динамические озу (sdram)
- •36) Виртуальная память.
- •37) Сегментация памяти в реальном режиме
- •39) Страничная организация памяти Разбиение памяти на страницы
- •40) Иерархия памяти современных мп.
- •5.1. Общее представление о кэш-памяти
- •5.2. Виды кэш-памяти
- •42) Ассоциативные зу
- •8.1. Введение
- •8.2. Ассоциативный принцип поиска
- •8.4. Применение азу и тенденции развития ассоциативных средств хранения и обработки информации
- •43) Блок-схема ассоциативного зу (сам)
- •8.3. Архитектура и функционирование азу
- •44) Сравнение адресного и ассоциативного способов выборки
- •45) Сравнительная характеристика озу и азу
- •49) Манифест Дэвида Паттерсона
- •1 Этап — «Застой» (до начала 80-х)
- •2 Этап — «Зарождение» (80-е — начало 90-х)
- •3 Этап — «Развитие» (1990-1995 гг.)
2.3.2. Программируемые пзу (ппзу, англ. Prom – Programmable rom)
В отличие от ПЗУ, программируемых маской, в ПЗУ, программируемых пользователем, информация может быть занесена пользователем с помощью специального стенда программирования.
ППЗУ строятся на основе биполярных диодных матриц или матриц биполярных транзисторов аналогично матрице МОП-транзисторов в масочном ПЗУ. По своей структуре ППЗУ аналогичны масочным ПЗУ, но во все разряды последовательно с переходами база–эмиттер биполярных транзисторов или р–п-переходами диодов вставляется плавкая вставка (ПВ). ПВ представляет собой небольшой участок металлизации, который разрушается (расплавляется) при подаче импульса тока (обычно величиной 50-100 мкА и длительностью 2 мс).
Достоинства: возможность самостоятельной записи информации в ППЗУ делает их пригодными для штучного и мелкосерийного производства.
Недостатки: если необходимо изменить хотя бы один разряд, нужно заменить все устройство, т. к. программирование возможно только один раз. Кроме того, в процессе программирования микросхема значительно нагревается. Также при изготовлении имеет место большой процент брака; для повышения надежности хранения данных необходима специальная длительная термическая тренировка. Плавкие перемычки занимают на кристалле относительно много места, поэтому уровень интеграции ЗУ с такими перемычками существенно ниже, чем у масочных ЗУ.
После программирования ППЗУ становится полностью эквивалентным масочному ПЗУ.
Запоминающие элементы интегральных ППЗУ показаны на рис. 2.7.
Рис. 2.7. Запоминающие (связывающие) элементы ППЗУ:
а – элемент с плавкой (выжигаемой) перемычкой; б – элемент с пробиваемым р–п-переходом
Пример ППЗУ показан на рис. 2.8.
Рис. 2.8.
Устройство может находиться в одном из двух режимов: чтение и программирование. Режим определяется значением питающего напряжения Vcc. В режиме чтения Vcc имеет нормальное значение 5 В; в режиме программирования Vcc = 10 В. К линии питания Vcc подключена пороговая схема, которая вырабатывает сигнал «режим чтения» RD, равный логической 1, когда Vcc < 7.5 В. Этот сигнал вместе с внешним сигналом CE используется как разрешающий и для линии выборки строк, и для линии выходных данных.
Если плавкая перемычка на пересечении выбранного столбца и выбранной строки цела, на линии данных в столбце будет низкий уровень (логический 0); в противном случае – через резистор – высокий (логическая 1). Линия данных в столбце подключена к линии выхода через тристабильный формирователь, управляемый сигналом «разрешение выхода» OE ( ).
В режиме программирования Vcc = 10 В. Тогда сигнал RD становится равным логическому 0. При этом, во-первых, сигнал «разрешение выборки» SE становится зависящим от внешнего сигнала CE. Таким образом, на линии выбранной строки будет логический 0, только если на линии CE будет логическая 1. Во-вторых, сигнал OE станет логическим 0, и выходной формирователь окажется закрытым независимо от сигнала CE. Кроме того, потенциал на линиях невыбранных строк поднимется до 10 В, поскольку вентили, работающие на эти линии, питаются от напряжения Vcc, и оно определяет уровень логической 1. Чтобы «пережечь» перемычку, задается нужный адрес, активируется линия выборки модуля, дающая разрешение для выборки строк, и затем от источника тока подается определенный ток (около 65 мА) на нужную линию выходных данных (в режиме программирования линии выхода работают как линии входа). Этот ток проходит через управляемый напряжением ключ на линию данных соответствующего столбца. Ключ представляет собой специальную схему, замыкающуюся в том случае, когда напряжение V от источника тока несколько превышает максимальный уровень логической 1, т. е. 5 В. Приложенное напряжение должно быть достаточно высоким. Минуя ключ, ток потечет через плавкую перемычку и диод в линию выборки строки, находящуюся под низким потенциалом (логический 0). Ток, уходящий на все остальные линии выборки, находящиеся под потенциалом около 10 В, будет сравнительно мал (для этого питающее напряжение и было поднято до 10 В). Перемычка плавится быстро. После этого дезактивируется линия CE. Затем процесс можно повторить для других перемычек в этой же строке и для других строк.
В настоящее время ППЗУ с плавкими перемычками имеют информационную емкость до 64 Кбит при временах доступа около 80 нс.
28) EPROM/EEPROM