- •Стандарт ieee 754 представления чисел в формате с плавающей запятой
- •Формат команды
- •Формат двухадресной эвм
- •Формат одноадресной эвм
- •Формат команды мп mips
- •Этапы выполнения команд
- •11) Понятие об isa
- •12) Функционирование фон-неймановской эвм на уровне микроопераций (на примере пересылки данных между регистрами мп) Функционирование эвм классической архитектуры
- •1.1 Теория моделирования
- •18) Модели-аналоги и авм.
- •19) Моделирование математических функций и авм.
- •21) Сравнительная характеристика авм и цвм.
- •24) Классификация архитектур эвм.
- •1. Супер-эвм
- •2. Универсальные эвм [mainframe]:
- •3. Мини-эвм:
- •4. Микро-эвм:
- •25) Классификация бис зу
- •26) Постоянные зу (rom). Архитектура и временная диаграмма работы. Архитектура пзу
- •2.2. Временная диаграмма работы пзу
- •27) Типы пзу.
- •2.3.1. Масочные (обычные) пзу (англ. Mrom – Masked rom)
- •2.3.2. Программируемые пзу (ппзу, англ. Prom – Programmable rom)
- •2.3.3. Стираемые программируемые пзу (сппзу, англ. Eprom – Erasable Programmable rom)
- •2.3.4. Репрограммируемые пзу (рпзу, англ. Eeprom – Electrically Erasable Programmable rom)
- •30) Оперативные зу(ram). Блок-схемы построения, временные диаграммы.
- •3.1.1. Система 2d
- •3.1.2. Система 3d
- •3.1.3.Система 2d-м
- •3.2. Элементы памяти зу статического типа
- •3.4. Временные диаграммы озу
- •31) Динамические озу (dram)
- •4.1. Элементы памяти dram
- •4.2. Регенерация памяти
- •32) Архитектура динамического озу (dram), временные диаграммы.
- •4.3. Устройство и функционирование dram
- •4.4. Временные диаграммы работы памяти динамического типа
- •33) Уровни организации и характеристики современных сбис dram.
- •34) Современные технологии построения сбис dram (frm, edo, bedo, sdram, ddr)
- •4.5.1. Традиционная память dram
- •4.5.5. Синхронная dram (sdram)
- •35) Синхронные динамические озу (sdram)
- •36) Виртуальная память.
- •37) Сегментация памяти в реальном режиме
- •39) Страничная организация памяти Разбиение памяти на страницы
- •40) Иерархия памяти современных мп.
- •5.1. Общее представление о кэш-памяти
- •5.2. Виды кэш-памяти
- •42) Ассоциативные зу
- •8.1. Введение
- •8.2. Ассоциативный принцип поиска
- •8.4. Применение азу и тенденции развития ассоциативных средств хранения и обработки информации
- •43) Блок-схема ассоциативного зу (сам)
- •8.3. Архитектура и функционирование азу
- •44) Сравнение адресного и ассоциативного способов выборки
- •45) Сравнительная характеристика озу и азу
- •49) Манифест Дэвида Паттерсона
- •1 Этап — «Застой» (до начала 80-х)
- •2 Этап — «Зарождение» (80-е — начало 90-х)
- •3 Этап — «Развитие» (1990-1995 гг.)
4.2. Регенерация памяти
В идеальном конденсаторе заряд может сохраняться неопределенно долго. В реальном конденсаторе существует ток утечки, поэтому записанная в динамическую память информация со временем будет утрачена, так как конденсаторы запоминающих элементов полностью разрядятся. Вследствие этого необходима периодическая регенерация памяти (Refresh), причем процессор имеет доступ к необходимым данным в памяти только в циклы, свободные от регенерации.
Единственным способом регенерации хранимой в памяти информации является выполнение операции записи или чтения данных из памяти. Если информация заносится в динамическую память, а затем в течение нескольких миллисекунд остается невостребованной, она будет утрачена, так как конденсаторы запоминающих элементов полностью разрядятся.
Регенерация памяти происходит при выполнении каждой операции чтения или записи данных в оперативную память. При выполнении любой программы нельзя гарантировать, что произойдет обращение ко всем ячейкам памяти. Поэтому имеется специальная схема, которая через определенные промежутки времени (например, каждые 2 мс) будет осуществлять доступ (для считывания) ко всем строкам памяти. В эти моменты процессор находится в состоянии ожидания. За один цикл схема осуществляет регенерацию всех строк динамической памяти.
32) Архитектура динамического озу (dram), временные диаграммы.
4.3. Устройство и функционирование dram
Рис. 4.5. Блок-схема кристалла памяти динамического типа
Особенностью динамических ЗУ является мультиплексирование шины адреса. Адрес делится на два полуадреса, один из которых представляет собою адрес строки, а другой — адрес столбца матрицы ЗЭ. Полуадреса подаются на одни и те же выводы корпуса ИС поочередно. Подача адреса строки сопровождается соответствующим стробом RAS (Row Address Strobe), а адреса столбца — стробом CAS (Column Address Strobe). Причиной мультиплексирования адресов служит стремление уменьшить число выводов корпуса ИС и тем самым удешевить ее, а также то обстоятельство, что полуадреса и сигналы RAS и CAS в некоторых режимах и схемах используются различно (например, в режимах регенерации адрес столбца вообще не нужен). Сокращение числа внешних выводов корпуса для динамических ЗУ особенно актуально, т. к. они имеют максимальную емкость и, следовательно, большую разрядность адресов. Например, ЗУ с организацией 16Мх1 имеет 24-разрядный адрес, а мультиплексирование сократит число адресных линий на 12.
Т.о. между процессором и ЗУ должен находиться мультиплексор, который разделяет сигналы на ША.
Рис. 4.6.
Рис. 4.7.
В момент времени t1 (MUX='0') в RGAR записывается адрес строки, в момент времени t2 (MUX='1') в RGAС записывается адрес столбца.
Конкретный пример мультиплексора 74LS257
Рис. 4.8.
Для памяти динамического типа предусмотрены такие режимы работы как хранение, обращение (считывание или запись), регенерация, а также считывание-модификация-запись.
При обращении к памяти (независимо от того, чтение это или запись) на входы памяти подан адрес строки и сигнал RAS. Поскольку информация хранится в виде заряда конденсатора, то для того чтобы считывать записанную в ячейке информацию, необходимо устройство с высоким входным сопротивлением, ограничивающий ток разряда конденсатора, чтобы избежать тока утечки. Таким устройством является считывающий усилитель, подключенный к каждой общей шине столбца динамической памяти. Информация считывается со всей строки запоминающих элементов одновременно и помещается в регистр.
С некоторым запаздыванием относительно сигнала на входы динамической памяти подается адрес столбца и сигнал . При чтении в соответствии с адресом столбца данные выбираются из регистра строки и подаются на выход динамической памяти.
При считывании информации из запоминающих ячеек считывающие усилители разрушают ее, поэтому для сохранения информации необходима ее перезапись: выходы регистра строки снова соединяются с общими шинами столбцов памяти, чтобы перезаписать считанную из строки информацию. Если запоминающая ячейка имела заряд, то она снова будет заряжена еще до завершения цикла чтения. На ячейки, которые не имели заряда, напряжение не подается.
Если выполняется цикл записи в память, то подается сигнал WЕ (Write Enable), который разрешает запись в регистр входных данных. Таким образом, прохождение данных при записи определяется комбинацией сигналов адреса столбца и строки и разрешения записи данных в память. При записи данные из регистра строки на выход (DO) не поступают (имеется буфер данных, который определяет подключение выхода DOUT c помощью управляющего сигнала ).
Регенерация информации обычно производится для всех элементов памяти, расположенных на данной строке матрицы М. Поэтому для нее достаточно подачи только сигнала совместно с адресами регенерируемых строк. Для регенерации всей памяти М требуется столько циклов, сколько строк имеется в этой матрице.
Режим работы «считывание-модификация-запись». В этом режиме в течение одного цикла обращения к ЗУ по одному адресу вначале считывается код с выбранной ячейки памяти, полученный бит информации передается на выход DOUT, а затем в этот же ЭП записывается код с входа DIN микросхемы. Длительность цикла режима «считывание-модификация-запись» больше циклов записи и считывания, но меньше их суммы, поэтому время на коррекцию содержимого ЗУ сокращается.