- •Стандарт ieee 754 представления чисел в формате с плавающей запятой
- •Формат команды
- •Формат двухадресной эвм
- •Формат одноадресной эвм
- •Формат команды мп mips
- •Этапы выполнения команд
- •11) Понятие об isa
- •12) Функционирование фон-неймановской эвм на уровне микроопераций (на примере пересылки данных между регистрами мп) Функционирование эвм классической архитектуры
- •1.1 Теория моделирования
- •18) Модели-аналоги и авм.
- •19) Моделирование математических функций и авм.
- •21) Сравнительная характеристика авм и цвм.
- •24) Классификация архитектур эвм.
- •1. Супер-эвм
- •2. Универсальные эвм [mainframe]:
- •3. Мини-эвм:
- •4. Микро-эвм:
- •25) Классификация бис зу
- •26) Постоянные зу (rom). Архитектура и временная диаграмма работы. Архитектура пзу
- •2.2. Временная диаграмма работы пзу
- •27) Типы пзу.
- •2.3.1. Масочные (обычные) пзу (англ. Mrom – Masked rom)
- •2.3.2. Программируемые пзу (ппзу, англ. Prom – Programmable rom)
- •2.3.3. Стираемые программируемые пзу (сппзу, англ. Eprom – Erasable Programmable rom)
- •2.3.4. Репрограммируемые пзу (рпзу, англ. Eeprom – Electrically Erasable Programmable rom)
- •30) Оперативные зу(ram). Блок-схемы построения, временные диаграммы.
- •3.1.1. Система 2d
- •3.1.2. Система 3d
- •3.1.3.Система 2d-м
- •3.2. Элементы памяти зу статического типа
- •3.4. Временные диаграммы озу
- •31) Динамические озу (dram)
- •4.1. Элементы памяти dram
- •4.2. Регенерация памяти
- •32) Архитектура динамического озу (dram), временные диаграммы.
- •4.3. Устройство и функционирование dram
- •4.4. Временные диаграммы работы памяти динамического типа
- •33) Уровни организации и характеристики современных сбис dram.
- •34) Современные технологии построения сбис dram (frm, edo, bedo, sdram, ddr)
- •4.5.1. Традиционная память dram
- •4.5.5. Синхронная dram (sdram)
- •35) Синхронные динамические озу (sdram)
- •36) Виртуальная память.
- •37) Сегментация памяти в реальном режиме
- •39) Страничная организация памяти Разбиение памяти на страницы
- •40) Иерархия памяти современных мп.
- •5.1. Общее представление о кэш-памяти
- •5.2. Виды кэш-памяти
- •42) Ассоциативные зу
- •8.1. Введение
- •8.2. Ассоциативный принцип поиска
- •8.4. Применение азу и тенденции развития ассоциативных средств хранения и обработки информации
- •43) Блок-схема ассоциативного зу (сам)
- •8.3. Архитектура и функционирование азу
- •44) Сравнение адресного и ассоциативного способов выборки
- •45) Сравнительная характеристика озу и азу
- •49) Манифест Дэвида Паттерсона
- •1 Этап — «Застой» (до начала 80-х)
- •2 Этап — «Зарождение» (80-е — начало 90-х)
- •3 Этап — «Развитие» (1990-1995 гг.)
2.2. Временная диаграмма работы пзу
Рассмотрим временную диаграмму работы ПЗУ (операция чтения).
Рис. 2.4.
На интервале [t0, t1] адреса на ША меняются с установившихся ранее на требуемые, в соответствии с выполняемой операцией чтения и, начиная с момента времени t1, этот адрес будет истинным. С этого момента внутренние дешифраторы ПЗУ начинают декодировать входы. В момент времени t2 активизируется управляющий вход, имеющий смысл "разрешение", чтобы соответствующее значение поступило в выходной буфер. Выходы начинают меняться из z-состояния в требуемое (0 или 1) в зависимости от хранимых данных, и в момент времени t3 на выходе появляются доступные для чтения данные (Data Valid). Отсюда время доступа (tacc – Access Time) определяется как разность t3 – t1 (обычно от 10 до 30 нс. у биполярных ПЗУ, 200 – 300 нс. – для МОП, 100 – 900 нс. – для канальной логики). Временной параметр, определяемый разностью t3 – t2 (tOE – Output Enable Time), определяет ту задержку времени, которую вносит схема ПЗУ, когда управляющий сигнал установлен в значение, отвечающее состоянию «Выбор кристалла разрешен», а выходы еще не получили нужное слово (биполярные ПЗУ – порядка 20 нс., МОП - порядка 100 нс.). Интервал t2 – t1 определяет временную задержку между установлением истинного адреса и переводом сигнала в L.
27) Типы пзу.
Признаком классификации является способ записи (программирования) ПЗУ.
2.3.1. Масочные (обычные) пзу (англ. Mrom – Masked rom)
Это исторически первый тип ПЗУ. Информация в такую память заноситься в процессе изготовления кристалла и в дальнейшем не может изменяться.
На основании элементной базы делятся на
резисторные ПЗУ – если на пересечении строки и столбца стоял резистор, то это соответствовало логической единице, если резистора не было – логическому нулю;
емкостные ПЗУ – на пересечении находился конденсатор;
индуктивные ПЗУ
диодные ПЗУ
транзисторные ПЗУ
Такие ПЗУ обычно программируются на одном из последних технологических этапов их производства. Элементы коммутации представляют собой просто промежутки, часть из которых перемыкается на последнем этапе металлизации схемы. Это делается с помощью масок – фотошаблонов, задающих точную форму участков металлизации и изготовляемых для каждого конкретного наполнения ПЗУ.
Рис. 2.5.
Самым простым видом ПЗУ является диодное ПЗУ (рис. 2.5). Выбор нужного слова производится подачей сигнала низкого уровня на соответствующую адресную шину Аi. При этом диоды, соединяющие разрядные линии и выбранную адресную линию, имеют малое сопротивление, что обуславливает низкий уровень напряжения на соответствующих разрядных линиях. Если же диода в точке пересечения нет, то ток через резистор R не протекает и на выходе соответствующей разрядной линии Шj устанавливается единичный сигнал.
В ПЗУ на рис. 5 записано восемь 3-разрядных кодов, соответствующих первым восьми двоичным числам от 000 до 111
Рис. 2.6. Матрица ПЗУ на МОП-транзисторах.
Матрица ПЗУ на МОП-транзисторах показана на рис. 2.6. В ней записаны те же данные, что и в диодной маске на рис. 2.5. При выборе определенного адреса транзисторы, подключенные к соответствующей адресной шине Аi, переходят в проводящее состояние. Если сток транзистора подключен к общей шине источника питания, то на соответствующей разрядной шине Шj установится низкий потенциал (0). Если металлизация стока транзистора отсутствует, то на разрядной шине будет высокий потенциал (1).
Запись информации в ПЗУ осуществляется подключением или неподключением МОП-транзистора к общей шине путем металлизации стока транзистора в соответствующих точках БИС.
Метод программирования маской применяется преимущественно для матриц МОП-транзисторов. При программировании маской на кристалле формируется базовая матрица без металлизации в областях стока, затвора и истока. После изготовления маски для металлизации в процессе металлизации с ее помощью к общей шине подключаются только те транзисторы, которые должны обеспечивать уровень «0».
Многолетняя популярность масочных ПЗУ обуславливалась низкой ценой при крупносерийном производстве (по технологии изготовления это довольно дорогие устройства). В настоящее время, в связи с резким снижением цен на программируемую и перепрограммируемую память, применяются редко. Наиболее распространенные микросхемы этого семейства - серия Intel 23xxx.
Современные масочные ИС имеют информационную емкость до 1 Мбита при временах доступа около 200 нс.