- •Cистемы счисления.
- •Преобразование чисел из одной системы счисления в другую. Правила перевода целых чисел
- •Правила перевода правильных дробей
- •Правило перевода дробных чисел
- •Виды двоичных кодов
- •Беззнаковые двоичные коды.
- •Прямые знаковые обратные двоичные коды.
- •Знаковые дополнительные двоичные коды.
- •Правила выполнения простейших арифметических действий. Правила сложения
- •Правила вычитания
- •Правила умножения
- •Правила деления
- •Дополнительный код числа.
- •Алгоритм получения дополнительного кода отрицательного числа.
- •Представление вещественных чисел в компьютере.
- •Нормализованная запись числа.
- •Представление чисел с плавающей запятой.
- •Алгоритм представления числа с плавающей запятой.
- •Конвейерная организация
- •Определение понятия "архитектура"
- •Архитектуры cisc и risc
- •1.1. Основные определения
- •1.2. Обзор 32-разрядного микропроцессора
- •1.2.1. Основные блоки
- •1.2.2. Устройство управления памятью
- •1.2.3. Архитектура режима реальных адресов и защищенного режима
- •1.3. Типы данных
- •Арифметико-логическое устройство
- •Системная шина
- •Состав магистрали
- •Виды шин
- •Шина с тремя состояниями
- •Как происходят операции на магистрали?
- •Шина usb
- •Память эвм
- •Организация внутренней памяти процессора.
- •Методы управления памятью без использования дискового пространства (без использования внешней памяти).
- •Организация виртуальной памяти.
- •Страничное распределение.
- •Сегментное распределение.
- •Странично - сегментное распределение.
- •12.3.1. Статические озу (sram)
- •12.3.1.1. Элемент памяти ram в ттл-исполнении
- •Активация ячейки памяти
- •12.3.2.2. Особенности динамических озу
- •12.3.3.3. Некоторые виды озу
- •Современная оперативная память
- •12.6. Перепрограммируемые постоянные запоминающие устройства
- •Находящиеся на свету сппзу и reprom могут быть случайно стерты.
- •История Кэш-памяти
- •] Функционирование
- •Кэш центрального процессора
- •Уровни кэша
- •Ассоциативность кэша
- •Кэширование внешних накопителей
- •Организация кэш-памяти
- •1. Где может размещаться блок в кэш-памяти?
- •2. Как найти блок, находящийся в кэш-памяти?
- •3. Какой блок кэш-памяти должен быть замещен при промахе?
- •4. Что происходит во время записи?
- •Принцип действия флэш
- •Архитектура флэш-памяти.
- •Доступ к флэш-памяти
- •Последовательный асинхронный адаптер (com порт)
- •Принципы построения параллельного порта.
- •Чтение/запись в lpt порт (Часть 1)
- •Внутренности lpt порта
- •Запись/чтение данных в регистр Data
- •Запись/чтение данных в регистр Control
- •Запись/чтение данных в регистр Status
- •Понятие прерывания.
- •Подсистема прерываний мпс
- •Интерфейсы ввода-вывода
- •Классификация интерфейсов
- •Типы и характеристики стандартных шин
- •Классификация и структура микроконтроллеров
- •4.2. Процессорное ядро микроконтроллера
- •4.2.1. Структура процессорного ядра мк
- •4.2.2. Система команд процессора мк
- •4.2.3. Схема синхронизации мк
- •4.3. Память программ и данных мк
- •4.3.1. Память программ
- •4.3.2. Память данных
- •4.3.3. Регистры мк
- •4.3.4. Стек мк
- •4.3.5. Внешняя память
4.3.5. Внешняя память
Несмотря на существующую тенденцию по переходу к закрытой архитектуре МК, в некоторых случаях возникает необходимость подключения дополнительной внешней памяти (как памяти программ, так и данных).
Если МК содержит специальные аппаратные средства для подключения внешней памяти, то эта операция производится штатным способом (как для МП).
Второй, более универсальный, способ заключается в том, чтобы использовать порты ввода/вывода для подключения внешней памяти и реализовать обращение к памяти программными средствами. Такой способ позволяет задействовать простые устройства ввода/вывода без реализации сложных шинных интерфейсов, однако приводит к снижению быстродействия системы при обращении к внешней памяти.
Общие сведения о таймерах
Таймеры предназначены для формирования временных интервалов, позволяя микропроцессорной системе работать в режиме реального времени. Таймеры представляют собой цифровые счётчики, которые подсчитывают импульсы либо от высокостабильного генератора частоты, либо от внешнего источника сигнала, в этом случае таймер называют счетчиком внешних событий. К системной шине микропроцессора таймеры подключаются при помощи параллельных портов.
Как правило, в микропроцессорной системе в качестве генератора частоты выступает генератор внутренней синхронизации микроконтроллера. Частота генератора задает минимальный временной промежуток, который может определять таймер. Интервалы времени, задаваемые с помощью таймера, могут иметь строго определенные дискретные значения. Разрядность цифрового счётчика таймера определяет максимальный интервал времени, который может задать таймер.
Обычно в микропроцессорных системах используются 16-тиразрядные таймеры, для подключения такого таймера к 8-миразрядному процессору требуется два параллельных порта. Кроме того, необходим выделенный порт для управления таймером: таймер нужно включать и выключать, определять, не возникало ли переполнение таймера. Факт переполнения запоминается в дополнительном триггере, подключенном к выходу переноса счетчика таймера. Этот триггер называется флагом переполнения таймера. Бит включения и выключения таймера и флаг переполнения таймера подключают к системной шине микропроцессора через отдельный порт ввода-вывода. Структурная схема таймера в самом общем виде показана на рисунке 1. Каждый из портов ввода-вывода отображается во внутреннем адресном пространстве микропроцессора, и имеет свой отдельный адрес.
Рисунок 1 – Структурная схема таймера