12.3.1. Статические озу (sram)

12.3.1.1. Элемент памяти ram в ттл-исполнении

Статические ОЗУ могут быть построены на биполярных транзисторах. Ис­пользуется известная ТТЛ-технология (см. гл. 6 «Семейства схем»). Осно­вой ячейки является триггер на двух мультиэмиттерных транзисторах со­гласно рис. 12.17. Триггер управляется Х-адресной шиной, 7-адресной ши­ной и двумя разрядными линиями записи—считывания. Такой элемент памяти может запомнить 1 бит. Элемент содержит значение 1, если Т_х от­крыт, а Т₂ заперт. И значение 0, если Т₂ открыт, а Т_х заперт.

Активация ячейки памяти

Если на обоих адресных шинах X и Г действует 0-сигнал (О В, заземление), то ячейка памяти не активирована. Ток эмиттера открытого транзистора течет на землю. По разрядным линиям SL_V SL₂ ток не протекает.

Если только на одной адресной шине действует 1-сигнал, то элемент памяти остается неактивным, так как эмиттерный ток открытого транзис­-

тора может протекать через другую адресную шину. Только когда по обеим адресным шинам проходит 1-сигнал, то есть +5 В, элемент памяти активи­руется, и эмиттерный ток открытых транзисторов течет по соответствую­щим линиям записи—чтения.

Чтение

После активации элемента памяти по iSX-линиям течет ток открытого тран­зистора. На рис. 12.17 транзистор Т₂ открыт. Ток эмиттера протекает через

SL₂ и на выходе Q через усилитель выдает 1-сигнал. Элемент памяти сохра­нил значение 0. Если после активации ток протекает по линии SL_V то эле­мент памяти сохранил значение 1.

Запись

Для записи 1 в элемент, содержащий 0, необходимо подать 1-сигнал или +5 В на SL₂ и 0-сигнал, или 0 В на SL_V При хранении 0 проводит транзистор Т₂. Он запирается после подачи на его третий эмиттер, подключенный к SL_V +5 В. Транзистор Т_х открывается, и его эмиттерный ток может течь через SL_V После завершения активации элемент памяти сохраняет это со­стояние.

Для записи 0 в элемент, содержащий 1, необходимо подать 1-сигнал или +5 В на SL_l и 0-сигнал, или 0 В на SL₂. Триггер переключится по алгоритму, описанному выше, и сохранит значение 0.

Элементы памяти на ТТЛ-элементах работают очень быстро. Но зато они отличаются высоким энергопотреблением.

72.3.1.2. Элементы памяти RAM в Ы-МОП-исполнении

Элементы памяти RAM в TV-МОП-исполнении имеют по сравнению с ТТЛ-элементами существенные преимущества. Они потребляют меньше энер­гии и могут производиться с более высокой степенью интеграции. На квад­ратном миллиметре чипа может размещаться больше МОП-элементов па­мяти. Однако МОП-схемы имеют большее время переключения, т. е. они медленнее ТТЛ-схем (см. гл. 6 «Семейства схем»).

Структура типичного RAM-элемента представлена на рис. 12.18. Тран­зисторы Т_{ и Т₂ собраны по схеме триггера. Транзисторы Т₃ и Т₄ работают вместо нагрузочных сопротивлений. Если Т_г заперт, а Т₂ открыт, то эле­мент памяти сохранил значение 1. При 0 Т_у открыт, а Т₂ заперт.

Активация элемента памяти

Элемент активизируется, если на адресные шины Хи Глодается 1-сигнал. Транзисторы Г₅, Г₆, Т₇ и Г₈ открываются и соединяют выходы триггера Q и

Q с линиями чтения—записи SL_X и SL₂.

Чтение

После активации ячейки памяти из нее можно считывать данные. Если SL_X проводит 1-сигнал, то элемент сохраняет единицу. Если SL₂ проводит 1-сигнал, то элемент сохраняет 0.

Запись

В элемент памяти, содержащий 0, требуется записать 1. При О Т_х открыт, а Т₂ заперт. Если на SL₂ действует 0-сигнал, то Т_х запирается, а Т₂ открывает­ся. Триггер переключается в 1-состояние. Это состояние сохраняется после завершения активации.

72.3.7.3. Структура RAM с двухкоординатной адресацией

RAM-элементы памяти собираются в RAM-матрицы памяти. Матрица на рис. 12.19 имеет объем памяти 16 бит. Каждый элемент доступен индивиду­ально. Говорят, что каждый бит может быть адресован. Если бы мы хотели узнать, например, содержимое памяти запоминающего элемента 8, то на адресных шинах Х₃ и Y₄ должен быть 1-сигнал. На разрядных линиях SL_X и

SL₂ появляются выходные сигналы Q и Q.

12.3.2. Динамические ОЗУ (DRAM)

12.3.2.1. Элемент памяти динамического ОЗУ

Типичный элемент памяти динамического ОЗУ состоит из трех самозапи­рающихся MOS-FET-транзисторов согласно рис. 12.20. Информация со­храняется в емкости С. Если С заряжен, то элемент памяти содержит 1. Если С не заряжен, то элемент памяти содержит 0.

Запись

l

l

X

Рис. 12.20. Типичный элемент памяти динамической RAM.

Запоминающий элемент активизируется 1-сигналом на шине чтения X (1-сигнал = +5 В).

Вследствие этого транзистор Т_х открывается (низкоомен между истоком и стоком). При подаче на информационный вход 1-сигнала емкость С заряжается. Значение 1 сохранено. При заряженном конденсато­ре С транзистор Т₂ всегда низкоомен (открыт). Если на адресной шине X действует 0-сигнал, то элемент памяти больше не активизирован. Транзис­тор Т_х запирается и предотвращает утечку заряда С. Для записи 0 следует активизировать элемент памяти (1-сигнал на адресной шине X). При этом Т_х отпирается. Если 0-сигнал (0 = О В, земля) прикладывается на линию входных данных А, то емкость С может разрядиться через транзистор T_v Значение 0 сохранено. При разряженном конденсаторе С транзистор Т₂ всегда заперт.

Чтение

Для считывания данных на шину вывода В прикладывается 1-сигнал (+ 5 В). Элемент памяти активизируется через шину чтения L. На L также прикла­дывается 1. При этом транзистор Т₃ открывается.

Если записана 1, то транзистор Т_ъ открыт и ток через шину В через Г₃ и Т₂ течет на землю. Это признак записанной 1.

Если записан 0, то С разряжен, а Т₂ заперт. Через шину В ток течь не может. Это признак записанного 0.

Во время чтения содержание элемента памяти не меняется.

Регенерация

Емкость С очень мала. Она составляет в зависимости от степени интегра­ции от 0,1 пФ до 1 пФ. Соответственно мал и сохраненный заряд. Очень маленький ток утечки быстро понижает заряд. Поэтому заряд должен быть через короткие промежутки времени снова восстановлен. Обычно подза­рядка происходит каждые 2 мс.

Цикл регенерации начинается с чтения содержимого элемента памяти. Если оно равно 1, то Т_х открывается и С заряжается. Если содержание памяти 0, то зарядка не происходит.

Для регенерации необходим особенный задающий генератор синхрони­зирующих импульсов и схема управления. Оба этих элемента включены в состав микросхем.