- •Принципы построения су пр и ртк
- •Характеристики су пр
- •3. Классификация су пр
- •4. Устройство обработки информации су пр
- •5. Датчики су пр
- •6.Исполнительные устройства пр
- •7.Логические элементы су
- •8.Функциональные узлы су
- •9.Бис запоминающие устройства
- •3)Структура 2dm
- •10.Системный интерфейс
- •11.Промежуточные стандартные интерфейсы
- •12.Бис ввода-вывода информации
- •13.Обмен информацией в су
- •14.Обмен по прерыванию
- •15.Обобщенная структурная схема микропроцессора
- •16.Классификация микропроцессоров
- •17.Управление памятью и внешними устройствами
- •18.Особенности структуры микроконтроллеров
- •19.Области применения микроконтроллеров
- •20.Использование микропроцессорных устройств для построения су пр
- •21.Микропроцессорное устройство управления пр «Сфера-36»
- •22.Супервизорное управление
- •23.Прямое цифровое управление
- •24.Централизованное управление
- •25.Децентрализованное управление
- •26.Особенности систем реального времени
- •27.Системы циклового управления
- •28.Системы позиционного управления
- •29.Системы контурного управления
- •30.Обобщенная структурная схема станка с чпу
- •31.Классификация систем с чпу
- •32.Принципы построения плк
- •33.Особенности программирования плк
- •34.Адаптивные су пр и ртк
- •35.Назначение ртк
- •36.Основные элементы структуры ртк
- •37.Системы группового управления
- •38.Упрощенная структурная схема асу тп
- •39.Цели и задачи использования пр и ртк в асу тп
- •40.Понятие иерархической системы
- •41.Использование пр в гибких производственных модулях
- •42.Использование пр и ртк в гпс Оглавление
3)Структура 2dm
Такая структура в отличие от 2D при выборке из DM длина строки не равна разрядности хранимых слов, а многократно её превышает. При этом число слов матрицы уменьшается и соответственно уменьшается число выходов дешифратора. Для выбора одной из строк служат не все разряды адресного кода, а их часть. Остальные разряды адреса используются, чтобы выбрать необходимое слово из того множества слов, которые содержатся в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых подаётся старшая часть адресного кода.
10.Системный интерфейс
Интерфейсы микропроцессорных систем
Интерфейсы можно разделить на: системныеистандартные промежуточные.
Основная задача любых интерфейсов обеспечить обмен информацией между модулями систем управления.
Интерфейс– совокупность средств обеспечивающих совместимость модулей или иных блоков.
Совместимость должна быть функциональная, электрическая и механическая.
Функциональная совместимостьтребует выработки определенных управляющих сигналов генерируемых обменивающимися модулями имеющих заданное смысловое значение и временное положение.
Электрическая совместимостьобеспечивается определенными уровнями сигналов, их мощностями.
Механическая совместимостьпредполагает применение определенных типов и размеров конструкций соединителей, модулей и т.д.
К основным элементам интерфейса относят: протокол обмена, аппаратную часть и ПО.
Протокол обмена– совокупность правил, регламентирующих способ выполнения заданных функций
Интерфейсы имеют развитую классификацию по признакам конфигурации цепей связи между объектами: системные (магистральные), радиальные (стандартные промежуточные).
По режиму передачи данных: дуплексные, полудуплексные и симплексные.
По способу обмена: асинхронный, синхронный.
Интерфейс межмодульного обмена в микропроцессорных системах называется системным. Существует большое число межмодульных (системных) интерфейсов. (Например: Microbus,Q-Bus(МПИ), И41 и т.д.)
Интерфейс MicroBusпредназначен для обслуживания трёхшинного межмодульного обмена, он является системным, однопроцессорным, параллельным, асинхронным, с полудуплексной (двухсторонней поочередной) передачей данных, он используется при объединение в систему не более 10 ведомых устройств, расположенных в непосредственной близости друг от друга.
Интерфейс имеет 36 линий которые разбиты на 3 шины, 16ти разрядная шина адреса, 8ми разрядная шина данных и шина управления 12 линий.
Интерфейс И41является многомашинным системным параллельным полудуплексным, допускается использование 8ми и 16ти разрядных модулей, один из которых является инициатором обмена (активный), другой пассивный.
Интерфейс Q-Busэто магистаральный (системный) полудуплексный асинхронный при передаче данных, и синхронный при передаче адреса. Адреса и данные передаются по одной и той же шине с разделением по времени – мультиплексивная шина адрес-данные. Основное назначение – построение однопроцессорных систем. Выполняется адресный обмен и обмен по прерыванию. Особенностью является то, что используется общее адресное пространство, как для ячеек памяти, так и для регистров внешних устройств (интерфейс с общей шиной). Содержит 2 шины: 16ти разрядную шинуАД(адрес-данные)и 18ти разрядную шину управления. Мультиплексирование адресов и данных (передача по очереди) значительно снижает пропускную способность, но значительно уменьшает число линий связи упрощая и удешевляя шину. Для реализации обменов используют следующие сигналы обмена (СИА, СИП, Ввод, Вывод, ВУ, Байт)
СИА – сигнал синхронизации активного устройства, передний фронт этого сигнала свидетельствует о том, что на шине АД выставлен адрес пассивного устройства
СИП - сигнал синхронизации пассивного устройства, свидетельствует о том, что данные приняты с линии АД в цикле вывод, и данные установлены в цикле ввод.
Байт –используется в цикле вывод, и свидетельствует о том что на шине АД установленный один байт информации.
ВУ – свидетельствует о том, что адрес выставленный на шине АД относится к адресам начиная со 160 0008
С ростом разрядности и быстродействия процессора изменились характеристики интерфейсов. Использование 32 разрядных процессоров начиная 80386 привело к появлению шины EISA.
Тактовая частота современных 32 разрядных 133 МГц.