5.9. Сигнальні процесори сімейства tms320c8x
Процесором TMS320c8x є процесор принципово нової архітектури, оскільки він був випущений для обробки зображень 2D і 3D-графики, компресії і декомпресії аудіо-видеоданих. TMS320c8x має другу назву MVP (Multimedia Video Processor). На чипі даного процесора розташовано 4 млн. транзисторів, корпус має 305 виводів.
В інтегральній схемі TMS320c8x об'єднано 5 повнофункціональних процесорів: чотири підлеглих процесора DSP і п'ятий – головний процесор (MP), що є 32-розрядним RISC-процесором з вбудованим високопродуктивним процесором з плаваючою точкою (рис.5.10). Зв'язок головного процесора з чотирма робочими процесорами здійснюється через комутатор (рис.5.11). До складу сигнального процесора входить також внутрішньокристалічна пам'ять SRAM, ємкістю 44-50 кБ, доступ до якої також здійснюється через матричний комутатор.
Рис.5.10.Структурна схема процесора TMS320C8X.
Контролер обміну (КО) управляє операціями обміну всіх процесорів як усередині кристала (через комутатор), так і поза кристалом; за допомогою вхідних в його склад інтерфейсних схем підтримує всі види зовнішньої пам'яті (SRAM, ORA, VRAM). Контролер обміну підтримує як лінійну, так і координатну адресацію при роботі з 2D і 3D графічними зображеннями.
Рис.5.11. Структурна схема головного процесора сімейства TMS320C8X
Основними компонентами головного процесора MP є регістровий файл, конвеєрний процесор з ПЗ продуктивністю 100 MFLOPS, цілочисельний пристрій множення-складання, чотири акумулятори АКК1-АКК4, таблиця зайнятості регістрів, пристрій барабанного зрушення, внутрішньокристалічні КЕШ команд і даних по 4кБ. Кожен з чотирьох підлеглих DSP процесорів може виконувати за один такт одночасно операцію множення, зсуву або підсумовування і два звернення до пам'яті. Ці процесори працюють з 32-розрядними числами і 64-розрядними командами. До складу локальних процесорів входять помножувач, 32-розрядний АЛП, пристрій барабанного зсуву (ПБЗ), два блоки генерації адреси, 44 програмно доступних регістра (десять – адреси, вісім – даних, шість – індексних і двадцять додаткових).
5.10. Процесор сімейства tms320c62xх
Серія DSP процесорів TMS320c62xх складається з моделей TMS320c6202, 6203 і 6204, що є сигнальними процесорами з фіксованою комою, що використовують командні слова великої довжини VLIW (Very Long Instruction Word). Процесори даного сімейства використовують тактові частоти 200, 250 і 300 Мгц, відповідно чому їх продуктивність складає 1600 MIPS, 2000 і 2400 MIPS.
Процесори містять 8 функціональних пристроїв: шість АЛП 32/40-розрядних і два 16-розрядні помножувачі. Об'єм внутрішньокристальної пам'яті в процесорі 6202 складає 3 Мбіта (пам'ять програм - 256 КБ, пам'ять даних - 128 КБ), в процесорі 6203 - 7 Мбіт (відповідно 384 КБ і 512 КБ) і в процесорі 6204 - 1Мбіт (64 КБ і 64 КБ).
Структурна схема DSP даної сімейства приведена рис.5.12.
Рис.5.12. Структурна схема DSP TMS320C62XX
Де:
МПП - мультиканальный послідовний порт
ВRAM - зовнішня RAM
КДПП - контролер доступу до пам'яті програм
КДПД - контролер доступу до пам'яті даних
РГУ - регістр управління
РФ - регістровий файл
Кпр - контролер переривання
L, M, S, DA - функціональний модулі АЛУ( зрушення, множення, зворотна адресація)
Залежно від типу DSP корпус може містити 352 або 384 виводи, що включають виводи інтерфейсу із зовнішньою пам'яттю, виводи головного інтерфейсу, портів, виводи сигналів управління, переривання, тактування, тестування.
Процесор CPU може оперувати з 8, 16 і 32-розрядними даними. Для застосувань, що вимагають високої точності обчислень, передбачена робота з 40-розрядними операндами. Процес обробки VLIW починається з вибірки з пам'яті команд 256-розрядного пакету. Набір пристроїв вибірки - декодування - диспетчеризації команд може направляти до функціональних модулів до восьми 32-розрядних команд за один такт по кожному з двох шляхів обробки (А і В) через два регістрові файли РФА і РФВ, кожен з яких включає 16 32-розрядних регістра.