Восьмирозрядний мікропроцесор i8080
Даний восьмирозрядний мікропроцесор використовував n-МОН канальну технологію, вимагав для свого живлення три джерела напруги +5В, -5В, +12 В, працював на частоті 2 МГц, випускався в корпусі, що має 40 виходів.
Архітектурні особливості даного МП: 3-х шинна організація; що включає двонаправлену 8-розрядну ШД, 16-розрядну ША і шину управління (ШУ).
Навантажувальна здатність цих шин мала і дорівнює 1, тому підключення МП до системної шини повинно здійснюватися через спеціальні схеми шинних формувачів ШФ.
Використання 16-розрядної ША дозволяє адресувати 64Кб пам'яті і 256 зовнішніх пристроїв.
УГЗ мікропроцесора 8080 приведено на рисунку 1.1.
Рис. 1.1.
де D0 - D7 - шина даних, А0 - А7 - шина адресу.
ШУ включає:
два входи С1, С2, на які надходять дві зсунуті на півперіоду серії С1, С2, що тактують з максимальною частотою 2 МГц;
С - вих. сигнал тактування;
RST - скидання (установка мікропроцесора у вихідний початковий стан);
INT - вхідний сигнал запиту переривання;
INTA - підтвердження переривання;
RDY - сигнал готовності;
WAIT - сигнал очікування;
HOLD - сигнал захоплення;
HLDA - підтвердження захоплення;
DBIN - прийом;
-
видача
Структурна схема приведена на рис. 1.2.
Рис. 1.2.
Схема включає наступні блоки:
Блок регістрів мікропроцесора, що містить ряд програмно доступних регістрів:
- регістр акумулятора А (вісім розрядів);
- регістр F - регістр ознак результату (8 р.), що використовує наступні 5 ознак результату (рис.1.3.);
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
S |
Z |
AD |
Y |
X |
P |
x |
C |
Рис. 1.3. Схема регістру F
- сьомий розряд - ознака S - знак числа (0 - «+», 1 - «-»); Z - ознака результату рівного «0»; С - ознака переповнення - перенесення з восьмого (самого старшого) розряду; АС - половинний перенос (з молодшої тетради в старшу); Р - розряд паритету (парності);
- група внутрішніх регістрів мікропроцесора (РОНи): B, C, D, E, H, L.
Відповідну пару регістрів можна використовувати як один 16-розрядний (регістри H, L називаються регістрами непрямої адресації);
SP - покажчик вершини стека (16 р.); РС - лічильник команд (16 р.); Програмно-недоступні регістри - Z, W.
Операційний пристрій, що складається з восьмирозрядного АЛП; регістра тимчасового зберігання коду одного з операндів Т; схеми десяткової корекції; схеми інкремента (декремента), що дозволяє збільшити (зменшити) зміст лічильника команд PC.
Блок управління, що складається з восьмирозрядного регістра команд IP; дешифратора коду операції (DC); вузла вироблення керуючих сигналів.
Інтерфейсний блок включає буфер даних (БД), буфер адреси (БА).
Мікропроцесор 8080 містить внутрішню восьмирозрядний шину.
Система команд МП включає 78 базових інструкцій.
Команди мають довжину 1-3 байта, займають від 1 до 3 комірок оперативної пам'яті, потребують для виконання 1-5 маш. циклів (М1, ..., М5), кожен з яких містить 3-5 маш. тактів (Т1, ..., Т5). Тривалість машинного такту при тактовій частоті 2МГц дорівнює 500 нсек, в цьому випадку найкоротша команда виконується за 2 мсек. (містить 1 маш. цикл і 4 маш. такту). Найдовша - за 18 мсек.
Будь-яка команда обов'язково містить цикл М1 - вибірку команд. МП, використовує три типи форматів команд (рис. 1.4.). Однобайтний формат використовується для представлення команд з неявною, регістровою чи непрямою адресацією і дозволяє адресувати операнди, що містяться у регістрах МП та комірках ОП. Двобайтний формат використовується в командах з безпосереднім операндом чи з прямою адресою порту вводу/виводу (другий байт команди). У другому та третьому байтах трибайтних команд міститься 16-розрядна пряма адреса комірки пам'яті.
Багатобайтні команди зберігаються в сусідніх комірках пам'яті ЗП та адресуються за першим байтом.
Рис.1.4. Формат команд МП І8080
Якщо команда написана на Асемблері, вона являє собою послідовність операндів в кожному рядку і має 4 поля:
1-е - ім'я;
2-е - операція:
3-е - операнд:
4-е - примітка.
Розглянемо деякі оператори, які породжують машинну команду. При цьому використовується наступна символіка:
А - акумулятор;
В, С .... - регістри загального призначення;
ADDR - 16 розрядні адреси;
D8 - 8 розрядні дані;
D16 - 16 розрядні дані;
R1, R2, .. РОНи;
RP - пара регістрів;
RPH - старший регістр пари;
RPL - молодший регістр;
SP - вершина стека;
F - регістр ознаки;
М - комірка пам'яті
Таблиця 1.2 - Таблиця адресації регістрів:
|
ddd sss |
rp | ||
|
B C D E H L M A |
000 001 010 011 100 101 110 111 |
00 10 10 11 |
BC DE HL SP |
Команди пересилки даних.
2. Команди арифметичних операцій.
3. Команди логічних операцій.
4. Команди передачі керування.
5. Команди вводу/виводу, роботи зі стеком і спеціальні.
В машинному такті Т1 циклу М1 вміст програмного лічильника PC видається на шину адреси і надходить в ОП. В цей же час з'являється вих. сигнал синхронізації С і на шині даних з'являється байт стану БС мікропроцесора МП. Значення цього байта визначається типом машинного циклу (таких типів існує 9). БС потрібно запам'ятати в додатковому регістрі мікропроцесора, так як цей байт на ШД існує дуже короткий час (див. таблиця БС).
У такті Т2 перевіряється наявність сигналів готовності та захоплення. Якщо сигнал RDY присутній, то з Т2 можна перейти в Т3, інакше перехід можливий тільки через стан очікування. В такті Т3 інформація з ШД надходить в регістр команд IP мікропроцесора. Прийнята інструкція дешифрується дешифратором коду операції. Якщо команда має довжину 1 байт, то можливе виконання тактів Т4, Т5, які будуть останніми.
Якщо виконуються більш довгі команди, то після Т5 будуть виконані наступні цикли. В таких командах інформація буде запам'ятовуватися в регістрах тимчасового зберігання Z і W.
Якщо в будь-якому з тактів Т1, Т2, Т3 виробляється сигнал INT, він може бути обслужений мікропроцесором тільки після повного завершення виконання поточної команди.
Таблиця 1.3 - Таблиця байту стану МП
|
|
Позначення |
|
Вив |
ЗП |
ЧП |
ВС |
ЗС | |
|
D0 |
ОПР |
INTA |
обслуговув. прерив. |
0 |
0 |
0 |
0 |
0 |
|
D1 |
|
|
запис-вихід |
1 |
0 |
1 |
1 |
0 |
|
D2 |
СТК |
STACK |
стек |
0 |
0 |
0 |
1 |
1 |
|
D3 |
ЗУП |
HLDA |
зупинка |
0 |
0 |
0 |
0 |
0 |
|
D4 |
ВЫВ |
OUT |
вихід |
0 |
0 |
0 |
0 |
0 |
|
D5 |
М1 |
M1 |
ознака маш. циклу вив. |
1 |
0 |
0 |
0 |
0 |
|
D6 |
ВВ |
IN |
введення |
0 |
0 |
0 |
0 |
0 |
|
D7 |
ЧТП |
MEMR |
читання пам'яті |
1 |
0 |
1 |
1 |
0 |
Як сказано вище, існують 9 різних машинних циклів: вибірка команди; читання з пам'яті; запис в пам'ять; запис у стек (ЗС); читання стека; введення з зовнішнього пристрою інформації в мікропроцесор; вивід у зовнішній пристрій; обробка переривань; зупинка.
Тип машинного циклу залежить від виконуваної команди, проте будь-яка команда починається з циклу «вибірка». Операція «читання» відрізняється від вибірки тільки тим, що інформація, яка надходить на шину даних з ОП записується не в регістр команд, а в один з РОНів МП. У складних мікропроцесорних системах вже недостатньо тих вихідних керуючих сигналів, які виробляються на шинах МП. У таких системах необхідно виробляти додаткові керуючі сигнали (вони виробляються з байта станів). Як правило, вироблення керуючих сигналів здійснюється в пристрої, званому системним контролером. Окремі розряди байта станів мають наступний зміст: сигнал D0 визначає момент початку реакції МП на переривання, він використовується для синхронної передачі вектора переривання із зовнішнього пристрою, який сформувало сигнал запиту переривання в МП; сигнал D1 говорить про те, що в даному машинному циклі буде здійснюватися запис інформації в пам'ять або виведення інформації у зовнішній пристрій; сигнал D2 є ознакою того, що в даному машинному циклі буде виконано звернення до ділянки пам'яті, обраному в якості стека; при цьому на шині адреси МП буде присутня адреса вершини стека; сигнал D3 визначає стан МП, викликаний командою «зупинка»; сигнал D4 є ознакою того, що в даному машинному циклі буде здійснюватися видача інформації у зовнішній порт. При цьому на шині адреси МП буде присутня адреса цього порту, а в момент появи сигналу «видача» на шині даних з'являється байт виведеної інформації; сигнал D5 - ознака машинного циклу М1-вибірки; сигнал D6 - введення - ознака того, що в даному машинному циклі буде здійснено введення інформації із зовнішнього порту; при цьому на шині адреси присутня адреса цього порту, а на шині даних - байт даних, що вводяться; цей байт фіксується в МП в момент появи сигналу прийому; сигнал D7 - читання пам'яті.