2.2. Буферні регістри та шинні формувачі

Так як виводи МП мають, як згадувалося вище, низьку навантажувальну здатність, для організації відповідних системних шин необхідно застосовувати різні типи схем шинних формувачів і буферних регістрів. Буферні регістри можуть бути використані в якості проміжних запам'ятовуючих буферів, адресних замків, портів вводу/виводу. Так наприклад, умовне графічне позначення восьмирозрядного шинного формувача 8286/87 приведено на рис 2.1. Внутрішня структура представлена на рис 2.2.

Рис. 2.1. Рис. 2.2.

УГЗ восьмирозрядного буферного регістра 8282/83 приведено на рис. 2.3. Він має 8 інформаційних входівD₀–D₇, 8 інформаційних виходів Q₀–Q₇ з трьома станами і 2 керуючими входами:

• вхід строба (STR);

• вхід дозволу виходу ().

Запис інформації в цей RG здійснюється за сигналом STR. Якщо ОЕ = 1 – виходи Q₀–Q₇ переведені в третій стан.

Мікросхема ІР82/83 представляє собою 8-розрядний буферний регістр. Внутрішня структура буферного регістра, приведена на рис. 2.4., містить вісім тригерів типу D з динамічним управлінням і вісім вихідних схем з трьома станами.

Рис. 2.3. Рис. 2.4.

2.3. Програмований паралельний інтерфейс 8255

Рис. 2.5.

Схема 8255 (програмований паралельний інтерфейс (ППІ, PPI)) призначена для зв'язку пристроїв вводу/виводу, що працюють у паралельному коді з МП і включає три канали А, В і С. УГЗ ППІ приведено на рис. 2.5. Відповідно до УГЗ схема 8255 має 32 двонаправлених інформаційних виведення: вісім виводів D₀-D₇, що підключаються до системної шини даних, вісім виводів А₀-А₇ каналу А, вісім виводів В₀-В₇ каналу В, вісім виводів С₀-С₇ каналу С, а також шість керуючих входів. Вхід «скидання» (); 2 адресних входи А₀ – А₁ (підключаються до США); вхід вибору кристала ; читання; запису.

Залежно від комбінації сигналів на керуючих входах через дану схему може передаватися інформація між МП і зовнішніми пристроями в обох напрямках (табл.. 2.1.)

Таблиця 2.1.

Структурна схема програмованого паралельного інтерфейсу (ППІ) представлена на рис.2.6.

Рис. 2.6. Структурна схема ППУ

Відповідно до структурної схемою до складу паралельного інтерфейсу включено три канали А, В, С. Канал А містить два 8-розрядних регістри Рг1 і Рг2. Канал В включає 8-розрядний регістр РгЗ. Канал З містить два 4-розрядних регістра Рг4 і РГ5. Програмований інтерфейс містить також схему буфера даних, яка пов'язує СШД з внутрішньою ШД, регістр управління РгУ (8 розрядів), схему місцевого управління СМУ.

Схема 8255 може працювати в трьох режимах:

• режим 0 - режим асинхронного вводу/виводу одразу ж по 3 каналах;

• режим 1 - режим синхронного вводу або виводу по каналам А і В. Окремі розряди каналу З використовуються для прийому і видачі керуючих сигналів, що забезпечують синхронний ввід та вивід каналів А і В;

• режим 2 - режим двонаправленого вводу/виводу по каналу А.

При надходженні сигналу системного скидання «» обнуляються всі регістри схеми 8255, після чого потрібно знову запрограмувати роботу даної схеми Програмування здійснюється за допомогою керуючого слова, яке записується в регістр РгУ. Структура полів керуючого слова представлена на рис. 2.7.

Рис 2.7. Структура полів керуючого слова

За допомогою ще одного - спеціального керуючого слова можна встановлювати або скидати окремі розряди каналу С. Розряд А₇ = 0, А₆ - А₄-не використовуються, А₃-A₁ кодують номер розряду каналу С; а₀ - визначає, чи треба встановити в 0 чи в 1.

Звернення до схеми ВВ55 може здійснюватися як до інших пристроїв вводу/виводу шляхом дешифрації розрядів адреси А₂-А₇ чи по командам вводу/виводу (IN-OUT).

Якщо схема працює в режимі 0, то при виконанні операції читання інформації з відповідного буферного регістра (одного з трьох каналів) в момент появи низького рівня керуючого сигналу читання передається через СШД в МП.

При виконанні операції запису при появі низького рівня сигналу інформація з мікропроцесора передається в один з буферних регістрів, а потім відразу ж у відповідний пристрій вводу/виводу, що підключений до відповідного каналу.

Розглянемо різні режими роботи схеми 8255:

Режим 1 (ввід). Для виконання операції вводу/виводу по каналах А, В необхідно задати в дану мікросхему наступне керуюче слово:

1

0

1

1

D3

1

1

x

У даній ситуації окремі розряди каналу С мають зміст:

• С₀ - запит переривання каналу В (ЗПР₂)

• C₁ - підтвердження прийому даних з каналу В (ППД₂)

• С₂ - строб-імпульс каналу В ()

• С₃ - запит переривання каналу А (ЗПР₁)

• С₄ - підтвердження прийому даних з каналу А (ППД₁)

• С₅ - строб каналу А ()

• С₆, С₇ - вільні, їх можна запрограмувати для підключення третього пристрою вводу/виводу.

Введення даних здійснюється наступним чином: один із зовнішніх пристроїв, що підготував чергову порцію інформації, передає її на відповідні виводи схеми і супроводжує її сигналом .

Після отримання інформації схема 8255 передає у зовнішній пристрій відповідний сигнал (ППД) - підтвердження прийому даних - і формує запит переривання в МП. При обробці цього переривання МП видає команду IN і виробляє низький рівень сигналу .За цим сигналом з відповідного каналу через СШД в МП передається байт інформації.

Режим – 1 (вивід по двох каналах А і В).

Керуюче слово, яке необхідно задати для реалізації режиму виводу, має вигляд:

1

0

1

1

D3

1

0

x

Рис. 2.8.

С₄ – С₅ в цьому випадку виявляються вільними.

Передача даних з МП в зовнішні пристрої відбувається таким чином: по команді «вивід» інформація з МП через СШД передається в схему ВВ55, де записується у відповідний канал в момент надходження низького рівня сигналу «IN ». Отримавши інформацію, канал видає у відповідний зовнішній пристрій сигнал ГТК (готовність каналу). У зовнішньому пристрої по цьому сигналу здійснюється фіксація даних, після чого зовнішній пристрій виробляє відповідний сигнал ПЗД (підтвердження запису даних). Схема ВВ55 відповідає на нього сигналом ЗПР (запит переривання), який надходить в МП, інформуючи його про те, що можна передавати чергову порцію інформації.

Для завдання режиму 2 три старших розряди керуючого слова повинні мати значення 110. Виводи С₀-С₂ вільні. Використовуючи розряд D₀, їх можна запрограмувати на вхід або вихід.