- •Мікропроцесорні системи зміст
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •5.3. Dsp сімейства tms320с1х
- •1. Однокристальні універсальні мікропроцесори
- •Класифікація мікропроцесорів (мп)
- •Восьмирозрядний мікропроцесор i8080
- •Восьмирозрядні мікропроцесори 8085 і z80
- •Шістнадцятирозрядний мікропроцесор 8086
- •Арифметичний співпроцесор 8087
- •Мікропроцесор Intel 8088
- •16-Розрядний мікропроцесор 80286
- •Мікропроцесор 80386
- •Арифметичні співпроцесори 80287 і 80387
- •Мікропроцесор 486 dx
- •Мікропроцесор Pentium
- •1.12 Мікропроцесор Pentium Pro, Pentium II
- •1.13. Мікропроцесор amd-k6
- •Оцінка продуктивності мп
- •2. Схеми підтримки. Контролери
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •2.4. Програмований послідовний інтерфейс 8251 (універсальний синхронно-асинхронний прийомо-передавач)
- •2.5. Програмований контролер переривання 8259а
- •2.6. Контролер прямого доступу до пам’яті 8237а
- •2.7. Інтервальний таймера 8254.
- •Сi – вхід лічильника;
- •2.8. Система реального часу
- •3. Процесори зі скороченою кількістю команд (risc-процесори)
- •3.1. Особливості risc-процесорів
- •3.2. Risc-процесор Alpha 21164 компанії dec
- •3.3. Risc-процесор PowerPc620
- •3.4. Risc-процесор mips-10000
- •3.5. Risc-процесор ра-8000
- •3.6. Risc-процесор UltraSparc іі
- •3.7. Risc-процесори UltraSparc ііі, UltraSparc іv
- •4.Системні ресурси та системні шини. Чипсети
- •4.1. Системні шини
- •4.2. Розподіл і організація пам'яті пк
- •4.3. Кеш пам’ять
- •4.4. Чипсети
- •Характеристика чипсетів
- •4.4.2. Чипсети серії 440
- •5. Цифрові сигнальні процесори (dsp)
- •5.1. Алгоритми обробки цифрової інформації та області застосування сигнальних процесорів
- •5.2. Особливості роботи сигнальних процесорів
- •5.3. Dsp сімейства tms320с1х
- •5.4. Сигнальні процесори сімейства tms320с2х
- •5.5. Процесори dsp сімейства tms320c5x
- •5.6. Сигнальні процесори tms320c2xx і 320с54х
- •5.7. Сигнальний процесор tms320с30
- •5.8. Сигнальні процесори сімейства tms320с4х
- •5.9. Сигнальні процесори сімейства tms320c8x
- •5.10. Процесор сімейства tms320c62xх
- •5.11. Dsp процесори сімейства tms320c67х
- •5.12. Сигнальні процесори dsp сімейства adsp21xx
- •5.13. Сигнальні процесори dsp сімейства аdsp 21ххх
- •6. Мультипроцесорні обчислювальні системи
- •6.1. Класифікація обчислюваних систем
- •6.2. Характеристика СуперЕом серії Cray
- •6.3. Системи з масовим паралелізмом
- •Закон Амдала
- •6.5. Закон Густафсона
- •6.6. Грід – система
- •6.6.1. Ресурси Грід
- •6.6.2. Архітектура Грід-систем
- •Протоколи глобального Гріда
3.5. Risc-процесор ра-8000
Однією з перших компаній, що вийшла на ринок RISC-процесорів була Hewlett-Pаckard. Її перший 32-розрядний мікропроцесор РА-RISC з архітектурою Precision Architecture був випущений в 1986 р. У вересні 1992 р. компанія НР оголосила про створення процесора РА-7100, який став основою побудови сімейства серверів цієї компанії.
Починаючи з 1996 р. компанія випускає мікропроцесор РА-8000, який успішно конкурує з мікропроцесорами DEC Alpha. Мікропроцесор РА 8000 працює на частоті 180 МГц і використовує к-МОН 0,5 мкм технологію. У наступній модифікації РА-8200 тактова частота збільшена до 220 МГц, використана к-МОН технологія з 0,35 мкм нормами. Особливість даних RISC-процесорів - використання зовнішніх кеш команд і даних ємністю по 1 МБ в першій моделі і по 2 МБ в другій. Перевагою РА-8000 і РА 8200 є використання власних виділених шин, що з'єднують основний чіп з кешами команд і даних.
В останній розробці компанії НР - мікропроцесор РА-8500 - перехід до тактової частоти 400 МГц, до технології 0,25 мкм, одночасно зробили суттєві зміни в архітектурі. Основна кардинальна зміна в архітектурі РА-8500 - інтеграція кеш-пам'яті на основному чіпі, причому розмір кеш-команд склав 512 Кб, кеш-даних 1 МБ. Такий кеш займає 75% площі всього кристала.
З метою підтримки цілісності даних в кеш-даних допускається виправлення поодиноких помилок, в кеш-командах використовується контроль по парності. При порушенні парності генерується ситуація непотрапляння в кеш, завдяки чому відповідний рядок буде повторно завантажений з основної пам'яті.
Структурна схема МП РА-8000 приведена на рис.3.6.
Рисунок 3.6. Структурна схема МП РА-8000
Цей мікропроцесор має 64-розрядну чотирьохконвеєрну архітектуру з оригінальною схемою зміни послідовності виконання команд. Оброблюючий пристрій містить 10 виконавчих пристроїв: два цілочисельних АЛП, два цілочисельних регістри зсуву, два пристрої множення з ПК, два пристрої ділення - добування квадратного кореня з ПК, два пристрої завантаження-збереження. Пристрій множення виконує операцію за три такти, ділення - за 17 тактів.
В мікропроцесорі РА-8000 використовується буфер переупорядкування команд БПК, що переглядає 56 команд в потоці інструкцій і тому має ємність 56 рядків. Фактично БПК складається з двох блоків по 28 рядків кожен, в одному розташовуються команди, призначені для пристроїв цілочисельної арифметики і арифметики з ПК, в другому команди завантаження регістрів і запису в пам'ять.
Заповнення БПК здійснюється пристроєм сортування ПС, який отримує команди з блоку вибірки команд БВК. Виконані команди видаються з буфера через блок відновлення порядку БВП по чотири команди за такт. Команди поміщені в БПК очікують даних, що є результатами попередніх команд і вибираються на виконання по мірі звільнення виконавчих пристроїв. Кожен з блоків дозволяє планувати дві команди за такт (разом до чотирьох команд за такт). В мікропроцесорі РА-8000 використовуються два методи передбачення переходів: статичний, при якому для більшості умовних переходів перехід «назад» передбачається виконуваним, а «вперед» - ні, і динамічний, заснований на таблиці історії переходів, яка має 256 трьохрозрядні рядки, що використовує історію трьох останніх переходів. Ймовірність правильного передбачення переходів становить 0,8.
Доступ до двох банків кеш-даних здійснюється через буфер переупорядкування адрес БПА. Цей буфер отримує адреси, розраховані блоком суматора адреси.