- •Мікропроцесорні системи зміст
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •5.3. Dsp сімейства tms320с1х
- •1. Однокристальні універсальні мікропроцесори
- •Класифікація мікропроцесорів (мп)
- •Восьмирозрядний мікропроцесор i8080
- •Восьмирозрядні мікропроцесори 8085 і z80
- •Шістнадцятирозрядний мікропроцесор 8086
- •Арифметичний співпроцесор 8087
- •Мікропроцесор Intel 8088
- •16-Розрядний мікропроцесор 80286
- •Мікропроцесор 80386
- •Арифметичні співпроцесори 80287 і 80387
- •Мікропроцесор 486 dx
- •Мікропроцесор Pentium
- •1.12 Мікропроцесор Pentium Pro, Pentium II
- •1.13. Мікропроцесор amd-k6
- •Оцінка продуктивності мп
- •2. Схеми підтримки. Контролери
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •2.4. Програмований послідовний інтерфейс 8251 (універсальний синхронно-асинхронний прийомо-передавач)
- •2.5. Програмований контролер переривання 8259а
- •2.6. Контролер прямого доступу до пам’яті 8237а
- •2.7. Інтервальний таймера 8254.
- •Сi – вхід лічильника;
- •2.8. Система реального часу
- •3. Процесори зі скороченою кількістю команд (risc-процесори)
- •3.1. Особливості risc-процесорів
- •3.2. Risc-процесор Alpha 21164 компанії dec
- •3.3. Risc-процесор PowerPc620
- •3.4. Risc-процесор mips-10000
- •3.5. Risc-процесор ра-8000
- •3.6. Risc-процесор UltraSparc іі
- •3.7. Risc-процесори UltraSparc ііі, UltraSparc іv
- •4.Системні ресурси та системні шини. Чипсети
- •4.1. Системні шини
- •4.2. Розподіл і організація пам'яті пк
- •4.3. Кеш пам’ять
- •4.4. Чипсети
- •Характеристика чипсетів
- •4.4.2. Чипсети серії 440
- •5. Цифрові сигнальні процесори (dsp)
- •5.1. Алгоритми обробки цифрової інформації та області застосування сигнальних процесорів
- •5.2. Особливості роботи сигнальних процесорів
- •5.3. Dsp сімейства tms320с1х
- •5.4. Сигнальні процесори сімейства tms320с2х
- •5.5. Процесори dsp сімейства tms320c5x
- •5.6. Сигнальні процесори tms320c2xx і 320с54х
- •5.7. Сигнальний процесор tms320с30
- •5.8. Сигнальні процесори сімейства tms320с4х
- •5.9. Сигнальні процесори сімейства tms320c8x
- •5.10. Процесор сімейства tms320c62xх
- •5.11. Dsp процесори сімейства tms320c67х
- •5.12. Сигнальні процесори dsp сімейства adsp21xx
- •5.13. Сигнальні процесори dsp сімейства аdsp 21ххх
- •6. Мультипроцесорні обчислювальні системи
- •6.1. Класифікація обчислюваних систем
- •6.2. Характеристика СуперЕом серії Cray
- •6.3. Системи з масовим паралелізмом
- •Закон Амдала
- •6.5. Закон Густафсона
- •6.6. Грід – система
- •6.6.1. Ресурси Грід
- •6.6.2. Архітектура Грід-систем
- •Протоколи глобального Гріда
2.7. Інтервальний таймера 8254.
Схема інтервального таймера знаходить широке застосування в МПС для підрахунку числа зовнішніх подій, програмного задання часових інтервалів, генерування імпульсів необхідної частоти і довжини. Вона представляє собою трьох канальний програмний пристрій. У відповідності до УГЗ (рис. 2.22.). таймер має 8 інформаційних виходів D0 - D7 , кожен канал має два входи:
Сi – вхід лічильника;
Pi – дозвіл підрахунку;
п’ять керуючих входів:
–читання;
–записи;
–вибір кристала;
А1 – А0 – два молодших розряди адреси.
Рис. 2.23. УГЗ інтервального таймера 8254.
Рис. 2.24. Структура таймера 8254.
Рис. 2.25. Структура керуючого слова
Структура таймера представлена на рис. 2.24. Таймер має три канали К0 – К2 , кожен з яких складається з 16–розрядного лічильника, початковий код якого заноситься з МП. Кожен лічильник може працювати в режимі двійкового чи двійково-десяткового обчислення. Кожен вхідний сигнал при наявності сигналу дозволу зменшує значення лічильника на 1, а при досягненні в лічильнику коду 0 виробляється вихідний сигнал Qi. Програмування лічильника здійснюється спеціальним словом, яке завантажується в регістр режима з МП. Крім лічильника, в склад таймера включається буфер даних, який поєднує (рис. 2.25) СШД з внутрішньою ШД, і схема керування обміном СКО (СУО), логіка роботи якої та напрямок передачі інформації в залежності від керуючих сигналів приведені в таблиці 2.3.
Таблиця 2.3
Запрограмувати роботу одного з лічильників схеми 8253/8254 можна за допомогою команд введення IN (перша команда заносить керуюче слово, за допомогою інших двох команд введення IN в лічильник заноситься спочатку молодший, а потім старший байт його початкового стану).
Програмування режиму роботи канала здійснюється за допомогою керуючого слова, окремі розряди якого мають наступний зміст (рис. 2.25.):
D0 - визначає режим обчислень (двійковий, десятковий);
D6 , D7 - визначає, до якого лічильника відноситься керуюче слово;
D5-D4 – визначає, яким чином може бути здійснене зчитування внутрішнього стану лічильника. При коді 01 зчитаються 8 старших розрядів, при коді 10 – молодший, при коді 11- спочатку молодший, потім старший. При читанні інформації робота лічильника припиняється, тобто сигнал дозволу обчислення перекриває вхід. Така ситуація не завжди допустима. Тому при коді 00 передбачається зчитування без зупинки - робота лічильника (“на льоту”);
D1 -D3 – визначає порядок вироблення вихідного сигналу Q0 , тобто які функції виконує лічильник:
000 - програмований таймер (нульовий режим);
001 – програмований одновібратор;
010 – програмований дільник частоти;
011 – програмований генератор змінної частоти імпульсів;
100 – програмований строб;
101 – програмований строб з апаратним зовнішнім запуском;
В якості прикладу розглянемо роботу в нульовому режимі. Нульовий режим здійснюється наступним чином: в момент запису початкового коду N на виході Qi з’являється низький потенціал, кожен вхідний імпульс зменшує N на 1. В момент досягнення нульового стану вихід Q стає високим. Цей сигнал можна використати як сигнал ЗБР (ЗПР). Нульовий режим може бути використаний для підрахунку зовнішніх подій, або для обробки часових інтервалів необхідної протяжності.
Таймер 8253 забезпечує підрахунок числа вхідних сигналів, які надходять з частотою 0 – 2 МГц, таймер 8254 працює з частотою 0 – 8 МГц.