- •Мікропроцесорні системи зміст
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •5.3. Dsp сімейства tms320с1х
- •1. Однокристальні універсальні мікропроцесори
- •Класифікація мікропроцесорів (мп)
- •Восьмирозрядний мікропроцесор i8080
- •Восьмирозрядні мікропроцесори 8085 і z80
- •Шістнадцятирозрядний мікропроцесор 8086
- •Арифметичний співпроцесор 8087
- •Мікропроцесор Intel 8088
- •16-Розрядний мікропроцесор 80286
- •Мікропроцесор 80386
- •Арифметичні співпроцесори 80287 і 80387
- •Мікропроцесор 486 dx
- •Мікропроцесор Pentium
- •1.12 Мікропроцесор Pentium Pro, Pentium II
- •1.13. Мікропроцесор amd-k6
- •Оцінка продуктивності мп
- •2. Схеми підтримки. Контролери
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •2.4. Програмований послідовний інтерфейс 8251 (універсальний синхронно-асинхронний прийомо-передавач)
- •2.5. Програмований контролер переривання 8259а
- •2.6. Контролер прямого доступу до пам’яті 8237а
- •2.7. Інтервальний таймера 8254.
- •Сi – вхід лічильника;
- •2.8. Система реального часу
- •3. Процесори зі скороченою кількістю команд (risc-процесори)
- •3.1. Особливості risc-процесорів
- •3.2. Risc-процесор Alpha 21164 компанії dec
- •3.3. Risc-процесор PowerPc620
- •3.4. Risc-процесор mips-10000
- •3.5. Risc-процесор ра-8000
- •3.6. Risc-процесор UltraSparc іі
- •3.7. Risc-процесори UltraSparc ііі, UltraSparc іv
- •4.Системні ресурси та системні шини. Чипсети
- •4.1. Системні шини
- •4.2. Розподіл і організація пам'яті пк
- •4.3. Кеш пам’ять
- •4.4. Чипсети
- •Характеристика чипсетів
- •4.4.2. Чипсети серії 440
- •5. Цифрові сигнальні процесори (dsp)
- •5.1. Алгоритми обробки цифрової інформації та області застосування сигнальних процесорів
- •5.2. Особливості роботи сигнальних процесорів
- •5.3. Dsp сімейства tms320с1х
- •5.4. Сигнальні процесори сімейства tms320с2х
- •5.5. Процесори dsp сімейства tms320c5x
- •5.6. Сигнальні процесори tms320c2xx і 320с54х
- •5.7. Сигнальний процесор tms320с30
- •5.8. Сигнальні процесори сімейства tms320с4х
- •5.9. Сигнальні процесори сімейства tms320c8x
- •5.10. Процесор сімейства tms320c62xх
- •5.11. Dsp процесори сімейства tms320c67х
- •5.12. Сигнальні процесори dsp сімейства adsp21xx
- •5.13. Сигнальні процесори dsp сімейства аdsp 21ххх
- •6. Мультипроцесорні обчислювальні системи
- •6.1. Класифікація обчислюваних систем
- •6.2. Характеристика СуперЕом серії Cray
- •6.3. Системи з масовим паралелізмом
- •Закон Амдала
- •6.5. Закон Густафсона
- •6.6. Грід – система
- •6.6.1. Ресурси Грід
- •6.6.2. Архітектура Грід-систем
- •Протоколи глобального Гріда
1.12 Мікропроцесор Pentium Pro, Pentium II
Мікропроцесор Pentium Pro представляє собою процесор 6-го покоління, в якому в одному корпусі разом з процесором встановлена кеш-пам'ять другого рівня L2. Процесорний модуль чіпа містить 5,5 млн. транзисторів, кеш-пам'ять L2 ємністю 256КБ побудована на 15,5 млн. транзисторах, а кеш-пам'ять L2 ємністю 512Кб - 31 млн. транзисторів. МП Pentium Pro (P6) щодо класичного процесора Pentium (P5) має наступні удосконалення: реалізовано динамічне виконання, при якому інструкції можуть виконуватися в зміненому порядку з випередженням (спекулятивне виконання), однак послідовність вивантаження результатів обчислень будуть відповідати вихідному програмному коду; застосована архітектура подвійної незалежної шини, що підвищує продуктивність, яка передбачає використання різних шин для з'єднання процесорного ядра з кеш-пам'яттю L2 і основною ОП. Перша шина працює на тактовій частоті процесора, друга на частоті системи. Такий поділ шин дозволяє в три рази прискорити обмін процесора з системною пам'яттю. Структурна схема Pentium Pro представлена на рис. 1.28.
Рис. 1.28. Структурна схема Pentium Pro
Архітектура МП розрахована на однопроцесорні і багатопроцесорні системи, інтерфейс системних шин розрахований на об'єднання до 4-процесорів за допомогою схем арбітражу, в симетричну багатопроцесорну систему (CБC). Якщо в МП Pentium використовувався 5-ступінчастий конвеєр, то в P6 - 14-ступінчастий, за один машинний такт дозволяє виконати до 3-х інструкцій. Кеш даних L1 має довжину 8Б. Кеш даних L1 обсягом 8Кб є двохпортовий: один порт виділяється для запису, інший для читання. Структурна схема МП P6 представлена на рис. 1.10.1, де ППВК - пристрій попередньої вибірки команд, БАП - буфер адрес переходів, ПМК - планувальник мікрокоманд, ТПР - таблиця перейменування регістрів, СР - станція резервування, БЗ - блок завантаження, БГА - блок генерації адреси, КЦА - конвеєр цілочисельної арифметики, КПЗ - конвеєр плаваючої точки, БПР - буфер переупорядкування регістрів.
Довжина рядка кеша складає 32 байта. Пам'ять кожного кешу розбита по 8 банків з чергуванням по межах в 4 байта. ППВК має чотири 32-байтних буфера. Вибірка з буфера виробляється послідовно до появи інструкції галуження. Коли така інструкція з'являється БАП (адрес переходів) пророкує чи буде перехід чи ні. Якщо перехід не передбачається, то продовжується лінійна вибірка. Якщо передбачається перехід, то починає працювати другий буфер, здійснюючи вибірку з точки розгалуження. Якщо передбачене розгалуження не відбулося, конвеєр інструкцій очищається і попередня вибірка здійснюється зново. Конвеєр декодера / команд перетворює кілька інструкцій в набір мікрооперацій (до трьох). Мікрооперації поміщаються в станцію резервування, після чого передаються виконавчим пристроям. Виконані мікрооперації записуються в БПР (буфер переупорядкування).
МП Pentium II, який був випущений в 1997 році, поєднує архітектуру МП Pentium Pro з технологією ММХ. Його кеш L1 збільшено в 2 рази і становить 32КБ обсяг фізичної пам'яті, що адресується становить 64ГБ (шина адреси має 36 - розрядів). Архітектура подвійної незалежної шини вперше застосована в Pentium Pro, реалізована в МП Pentium II (одна шина з'єднує процесорний ядро з кеш-пам'яттю L2, а друга шина з основною оперативною пам'яттю МПС). Зазвичай в МП Pentium II частота роботи процесорного ядра з кешем L2 дорівнює половині тактової частоти процесора.
Також, як в МП Pentium MMX, Pentium II містить блок допоміжних мультимедійних операцій. Його інтерфейс з системною шиною допускає об'єднання лише двох процесорів, а не чотирьох, як в Pentium Pro. У процесорі реалізована нова технологія - картридж з друкованим роз'ємом SECC (Single Edge Contact Cartridge). На картриджі встановлюється кристал процесорного ядра і кілька кристалів, що реалізують вторинний кеш, картридж встановлюється в роз'єм системної плати Slot 1. Процесор випускається з тактовими частотами 233, 266, 300 МГц по ціні майже в два рази нижче Pentium Pro, однак по продуктивності йому поступаються. Реалізація вторинної кеш-пам'яті незалежно від процесорного ядра дозволяє застосовувати промислові набори БІС кеш-пам'яті, застосовувати нові моделі по мірі їх появи на ринку.
У 1998 році компанія Intel випускала МП Pentium-Celeron для систем початкового рівня, середнього рівня - МП Pentium II, що працюють з системною шиною 100МГц і найпотужніших МП Pentium II-Xeon з вбудованою кеш-пам'яттю другого рівня 512МБ-1ГБ з інтерфейсом Slot П, який забезпечує роботу до чотирьох процесорів в системі, а також роботу кеш L2 на частоті процесора. У планах компанії на 1999 рік на зміну МП Хеоп було передбачено випуск МП Tanner, в яких тактова частота системної шини складала 133МГц.