- •Мікропроцесорні системи зміст
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •5.3. Dsp сімейства tms320с1х
- •1. Однокристальні універсальні мікропроцесори
- •Класифікація мікропроцесорів (мп)
- •Восьмирозрядний мікропроцесор i8080
- •Восьмирозрядні мікропроцесори 8085 і z80
- •Шістнадцятирозрядний мікропроцесор 8086
- •Арифметичний співпроцесор 8087
- •Мікропроцесор Intel 8088
- •16-Розрядний мікропроцесор 80286
- •Мікропроцесор 80386
- •Арифметичні співпроцесори 80287 і 80387
- •Мікропроцесор 486 dx
- •Мікропроцесор Pentium
- •1.12 Мікропроцесор Pentium Pro, Pentium II
- •1.13. Мікропроцесор amd-k6
- •Оцінка продуктивності мп
- •2. Схеми підтримки. Контролери
- •2.1. Склад схем підтримки
- •2.2. Буферні регістри та шинні формувачі
- •2.3. Програмований паралельний інтерфейс 8255
- •2.4. Програмований послідовний інтерфейс 8251 (універсальний синхронно-асинхронний прийомо-передавач)
- •2.5. Програмований контролер переривання 8259а
- •2.6. Контролер прямого доступу до пам’яті 8237а
- •2.7. Інтервальний таймера 8254.
- •Сi – вхід лічильника;
- •2.8. Система реального часу
- •3. Процесори зі скороченою кількістю команд (risc-процесори)
- •3.1. Особливості risc-процесорів
- •3.2. Risc-процесор Alpha 21164 компанії dec
- •3.3. Risc-процесор PowerPc620
- •3.4. Risc-процесор mips-10000
- •3.5. Risc-процесор ра-8000
- •3.6. Risc-процесор UltraSparc іі
- •3.7. Risc-процесори UltraSparc ііі, UltraSparc іv
- •4.Системні ресурси та системні шини. Чипсети
- •4.1. Системні шини
- •4.2. Розподіл і організація пам'яті пк
- •4.3. Кеш пам’ять
- •4.4. Чипсети
- •Характеристика чипсетів
- •4.4.2. Чипсети серії 440
- •5. Цифрові сигнальні процесори (dsp)
- •5.1. Алгоритми обробки цифрової інформації та області застосування сигнальних процесорів
- •5.2. Особливості роботи сигнальних процесорів
- •5.3. Dsp сімейства tms320с1х
- •5.4. Сигнальні процесори сімейства tms320с2х
- •5.5. Процесори dsp сімейства tms320c5x
- •5.6. Сигнальні процесори tms320c2xx і 320с54х
- •5.7. Сигнальний процесор tms320с30
- •5.8. Сигнальні процесори сімейства tms320с4х
- •5.9. Сигнальні процесори сімейства tms320c8x
- •5.10. Процесор сімейства tms320c62xх
- •5.11. Dsp процесори сімейства tms320c67х
- •5.12. Сигнальні процесори dsp сімейства adsp21xx
- •5.13. Сигнальні процесори dsp сімейства аdsp 21ххх
- •6. Мультипроцесорні обчислювальні системи
- •6.1. Класифікація обчислюваних систем
- •6.2. Характеристика СуперЕом серії Cray
- •6.3. Системи з масовим паралелізмом
- •Закон Амдала
- •6.5. Закон Густафсона
- •6.6. Грід – система
- •6.6.1. Ресурси Грід
- •6.6.2. Архітектура Грід-систем
- •Протоколи глобального Гріда
2.8. Система реального часу
В будь-якому ПК викоритовується система реального часу RTC (Real Time Clock). Така система реалізована у вигляді автономної МС, встановленою на системній платі (частіше за все це мікросхема компаніїи Motorola типу MC146818A) або входить до складу інтегрованого периферійного контролера. Система реального часу виконує наступні функції: відслідковує календарний абсолютний час, формує запити на переривання, забезпечує реакцію на відмови живлення, зберігає інформацію про конфігурацію системи (останнє завдяки включенню в даний кристал статичної RAM ємністю від 128 Б). Перші 14 комірок RAM відносяться безпосередньо до RTC. Вміст комірок цієї пам’яті представлено в таблиці 2.8.1. Після відключення системного живлення RTC переходить на живлення від альтернативного джерела (батареї або акумулятора). Робота автономного живлення гарантує збереження інформації про поточний час і конфігурацію протягом трьох років. Показання RTC можуть бути зняті за допомогою переривань трьох видів: переривання з періодичністю від 1 разу в секунду до 1 разу на день, переривання з періодом від 30,5 мкс до 0,5 сек; переривання будильника по завершенні циклу оновлення.
УГЗ RTC представлено на рис 2.26.
Рис 2.26. УГЗ RTC
Де:
АD0 – AD7 – об’єднана шина адреси – даних;
С1, С2 - вхідна частота (4,19 МГц, 1,04 МГц або 32,7 КГц)
С – вихідний сигнал синхронізації, який може бути рівний або в чотири рази менший за вхідну частоту;
DS – строб даних;
FS – вибір вихідної частоти;
AS – строб адреси;
PS – стан живлення;
SQW – вихідний імпульс, що знімається з одного з 15 виходів внутрішнього дільника частоти. Вихідна частота SQW може програмуватись за допомогою розрядів регістра стану – PrА.
Внутрішня структура RTC приведена на рис. 2.27.
Рис 2.27. Внутрішня структура RTC
Де:
ДЧ – дільник частоти;
СЧТ – лічильник годинника, календаря:
ДДСБ – двійково-десятковий лічильник будильника
До складу RTC включений 22–канальний дільник частоти, що складається з кількох лічильників. П’ятнадцять входів канального дільника подаються на селектор, внутрішній генератор тактуючих імпульсів G, лічильники годинника–календаря, двійково–десятковий лічильник будильника, чотири регістра стану PrA, PrB, PrC, PrD, що входять в статичну пам’ять RAM і блок інтерфейса БІ (БИ) з системною шиною.
По командам вводу/виводу можна звернутися до будь-яких комірок внутрішньої пам’яті RAM як для читання, так і для запису інформації, крім регістрів PrC і PrD, з яких можливе лише читання інформації.
Регістр стану PrA дозволяє задавати режим синхронізації і час доступу до RTC, оскільки при корекції інформації в перших десяти комірках RTC доступ до інформації, що в них міститься, заборонений. Корекція інформації здійснюється з частотою 1 Гц. З такою ж частотою коректується і стан будильника. В момент виконання корекції старший біт цього регістра встановлюється в 1. Інформація про час, календар і будильник зчитується по спеціальній програмі, якщо розряд встановлений в 0. Чотири молодших розряди цього регістра визначають, який з 15 виходів 22-каскадного дільника частоти будуть передаватися на вхід SQW або для генерування сигналу запиту переривання INT.
Регістр стану PrB визначає сервісні функції, а саме дозвіл видачі прямокутного сигналу на виході SQW, розряди рішення періодичного переривання, сигнального переривання і переривання кінця корекції. В цьому ж регістрі є біт, що визначає в якому форматі передаються дані годинника і календаря (“1” відповідає двійковим даним, “0” – двійково-десятковим даним; формат байта годинника “1” – 24-годинний режим, ”0” - 12- годинний режим), розряд літнього часу.
Розподіл пам’яті схеми RTC представлено в таблиці 2.4.
Таблиця2.4
Регістр стану PrС включає прапори активізації [07 - 04] бітів у разі виникнення передумов для встановлення одного з видів переривань.
Регістр стану PrD буде активізацією свого сьомого біта повідомляти системі через вихід PS про те, що напруга живлення автономного джерела живлення (акумулятора) знаходиться в допустимих межах.
Додаткові функції RTC дозволяють при виклику програми BIOS setup встановлювати поточну конфігурацію ПК, яка буде зберігатися в останніх 114 байтах внутрішньої статичної пам'яті RAM даного типу. На доступ до інформації про конфігурацію ніяких обмежень не накладається.