42. Система команд микроконтроллеров arm7. Пример составления программы.
Мнемо- код |
Команда |
Операция |
ADC |
Сложение с учетом переноса |
Rd := Rn+Op2+C |
ADD |
Сложение |
Rd := Rn+Op2 |
AND |
Логическое И |
Rd := Rn AND Op2 |
BIC |
Очистка битов (маскирование) |
Rd := Rn AND (НЕ Op2) |
CMN |
Сравнение с отрицательным числом |
CPSR flags := Rn+Op2 |
CMP |
Сравнение |
CPSR flags := Rn√Op2 |
EOR |
Исключающее ИЛИ |
Rd := Rn XOR Op2 |
MLA |
Умножение с накоплением |
Rd := (Rm╢Rs)+Rn |
MUL |
Умножение |
Rd := RmxRs |
ORR |
Логическое ИЛИ |
Rd := Rn OR Op2 |
RSB |
Обратное вычитание |
Rd := Op2√Rn |
RSC |
Обратное вычитание с заемом |
Rd := Op2√Rn√1+C |
SBC |
Вычитание с заемом |
Rd := Rn√Op2√1+C |
SUB |
Вычитание |
Rd := Rn - Op2 |
TEQ |
Побитное сравнение |
CPSR flags:= Rn XOR Op2 |
TST |
Тестирование битов |
CPSR flags:= Rn AND Op2 |
LDM |
Групповая загрузка содержимого регистров из памяти |
|
LDR |
Загрузка регистра из памяти |
Rd := (адрес) |
MOV |
Пересылка регистра или константы |
Rd := Op2 |
MRS |
Пересылка из CPSR или SPSR в регистр |
Rn := CPSR (SPSR) |
MSR |
Пересылка из регистра в СPSR или SPSR |
CPSR (SPSR): = Rm |
MVN |
Пересылка с побитной инверсией |
Rd := НЕ Op2 |
STM |
Групповое сохранение содержимого регистров в памяти |
|
STR |
Пересылка из регистра в память |
<адрес> := Rn |
43. Способы повышения эффективности использования конвейера.
Ядро ARM7 содержит аппаратный умножитель MAC и содержит трёхступенчатый конвейер: выборка, декодирование, выполнение. Если нет ветвлений в программе, благодаря конвейеру, за каждый такт выполняется одна команда.
Существует традиционная структура команды: КОП-АДР
Структура команды для ARM: Условие-КОП-АДР.
Новая структура повышает эффективность использования конвейера, но все команды теперь являются условными
44.
Архитектура микроконтроллеров ADSP-BF
и общая характеристика системы
команд.Микросхема
содержит статическую память, процессорное
ядро и ряд периферийных устройств, в
том числе контроллер прямого доступа
к памяти (DMA).Ядро
имеет RISC-архитектуру
для одного потока команд и множества
потоков данных. Благодаря этому
микросхема имеет мультимедийные
возможности.
Микросхема содержит следующие периферийные устройства:
- контроллер событий;
- контроллер ПДП (DMA);
- параллельный периферийный интерфейс PPI;
- последовательные порты SPORTS;
- последовательный периферийный интерфейс SPI;
- таймеры общего назначения T;
- универсальный асинхронный приемопередатчик (УАП или Universal Asynchronous Receiver Transmitter);
- таймер реального времени Real-Time Clock (RTC);
- сторожевой таймер WT;
- программируемые флаги общего назначения (I/O). Периферийные устройства соединены с ядром посредством широкополосной шины. Все устройства (кроме таймера, RTC и I/O) поддерживаются DMA.Контроллер событий (КС) состоит: из КС ядра (CEC) и контр. прерываний системы (SIC). Контроллер DMA поддерживает автоматическую передачу данных с минимальной нагрузкой ядра. Устройство интерфейса внешней шины (External Bus Interface Unit) состоит из контроллера SDRAM и контроллера асинхронной памяти. Процессорное ядро содержит два 16 битных умножителя, два 40 битных аккумулятора, 40 битный АЛУ, четыре 8 битных видео-АЛУ и 40 битный сдвигатель. Регистровый файл процессора содержит восемь 32 битовых регистров.
Общая характеристика команд:
-Allreg определяет любой из регистров: R[7:0], P[5:0], SP, FP, I[3:0], M[3:0], A0.X, RETS, RETI, RETN, RETE, LC[1:0], USP и другие;- DIVS, DIVQ – операции деления со знаком и бес; - MAX, MIN – операции определения наибольшего и наименьшего из значений в регистрах-источниках;- ABS – абсолютное значение старшей и младшей частей 32 разрядного регистра;
- RND – округление полуслова