1.9 Постановка задачи синтеза комбинационных устройств.

Синтезировать цифровое устройство, в том числе и комбинационное, это значит, на основе заданных правил работы построить структурную схему минимальной сложности из логических элементов заданного базиса.

Структурная схема представляет собой графическое изображение требуемых логических элементов и необходимых соединений между их входами и выходами.

Известен ряд критериев сложности цифрового устройства.

— В простейших случаях сложность оценивается общим количеством логических элементов.

— Иногда логическим элементам различных типов приписывают веса, учитывающие их сложность.

— В интегральной цифровой схемотехнике оценка сложности часто выполняется на основе подсчета суммарного числа входов и выходов логических элементов, входящих в состав устройства (цена схемы по Квайну).

Обычно устройство с минимальным числом входов содержит и минимальное число корпусов интегральных схем, что является дополнительным доводом в пользу такой оценки сложности.

При выборе оптимального варианта цифрового устройства необходимо учитывать ограничения, которые накладываются характеристиками реальных логических элементов.

1. К выходу всякого реального логического элемента можно подключить лишь ограниченное число входов других элементов (нагрузочная способность задается коэффициентом разветвления, который и определяет наибольшее допустимое количество входов логических элементов, подключенных к выходу данного элемента). В некоторых случаях приходится обеспечивать разгрузку элемента, т.е. схемным путем распределять часть нагрузки на другие элементы.

2. Ограничено общее число входов логического элемента. Поэтому в структурной формуле, на основе которой реализуется устройство, логические суммы и произведения могут содержать лишь ограниченное число сослагаемых (сомножителей).

3. Конечное время распространения сигнала в логических элементах может привести к возникновению так называемых «опасных состязаний», приводящих в отдельных случаях к нарушению работоспособности цифровых устройств.

Для борьбы с опасными состязаниями применяются специальные меры.

4. Правильно спроектированное устройство должно успевать выполнять возложенные на него функции за определенное время. Следовательно, возникает необходимость оценки быстродействия спроектированного устройства и соответствующих изменений структуры всего устройства или отдельных его элементов, если быстродействие окажется ниже заданного.

1.10 Синтез комбинационных устройств (ку) с одним выходом.

Последовательность этапов синтеза КУ следующая:

Этап 1.

Запись условий функционирования КУ. Эти условия могут быть заданы так же, как задается логическая функция:

— словесно;

— с помощью таблицы истинности;

— с помощью структурной формулы.

Кроме того, условия функционирования могут быть заданы с помощью некоторой структурной схемы. В этом случае необходимо проверить, действительно ли структурная схема имеет минимальную сложность.

Этап 2.

Запись и минимизация структурной формулы.

Этап 3.

Запись минимизированной структурной формулы в заданном базисе. Так как в интегральных цифровых устройствах широко используются универсальные базисы И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, то часто возникает необходимость записи структурных формул в одном из этих базисов.

Этап 4.

Составление структурной схемы.

На этом этапе каждой логической операции преобразованной структурной формулы ставится в соответствие определенный логический элемент заданного базиса. На основе структурной формулы осуществляются необходимые соединения между элементами.

Построение простейших схем комбинационного типа с одним выходом.

Формирование суммы по модулю 2.

Сумматор по модулю 2 на два входа реализует функцию неравнозначности. Функция неравнозначности истинна, когда один ее аргумент истинный, а второй — ложный. Согласно этому определению можно составить следующую таблицу истинности функционирования сумматора:

Х1	0	1	0	1
Х2	0	0	1	1
F	0	1	1	0

Из таблицы истинности структурная формула в виде СДНФ имеет вид:

Где знак означает знак операции суммирования по модулю 2.

Реализуем теперь эту структурную формулу в базисе И-НЕ, ИЛИ-НЕ,

И-ИЛИ-НЕ:

И-НЕ.

ИЛИ-НЕ.

X1	0	1	0	1
X2	0	0	1	1
F	0	1	1	0

Используя

И-ИЛИ-НЕ.

Х1	0	1	0	1
Х2	0	0	1	1
F	0	1	1	0

Тогда

Подставив и учитывая , получим:

Условное обозначение схемы сумматора по модулю 2 независимо от базы в которой он реализован имеет вид:

В общем случае сумма по модулю 2 от N аргументов представляет собой функцию, которая истинна, если истинно нечетное число ее аргументов (функция нечетности).

Так таблица истинности и карта Карно функции суммы по модулю 2 для трех переменных имеют вид:

X1	0	1	0	1	0	1	0	1
X2	0	0	1	1	0	0	1	1
X3	0	0	0	0	1	1	1	1
F	0	1	1	0	1	0	0	1

В соответствии с картой Карно

Учитывая

Учитывая, что Можно получить:

Данную структурную формулу можно реализовать с помощью двухвходовых сумматоров:

Построение функции нечетности (сумматора) непосредственно в соответствии с ее ДНФ ограничивается возможностями системы элементов. Действительно, при числе аргументов, равном N, схема требует N входов «И» на каждом из 2^N-1 входов «ИЛИ». Поэтому при построении схем формирования нечетности используют последовательное или параллельно-последовательное включение сумматоров по модулю 2.

Или.

Сравнение двоичных чисел.

При сравнении двух двоичных чисел А и В необходимо решать следующие задачи:

А>B

A=B

A<B

Рассмотрим построение схемы сравнения вырабатывающий сигнал неравенства F_N, если N-разрядное число А больше N-разрядного числа В.

Составим таблицу истинности для получения функции F₁ для одноразрядных чисел А₁, В₁ .

А1	0	1	0	1
В1	0	0	1	1
F1	0	1	0	0

, А>B

Если рассматривать двухразрядные числа, то таблица истинности имеет вид:

A	а1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
	а2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
B	b1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
	b2	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
F2		0	1	1	1	0	0	1	1	0	0	0	1	0	0	0	0

А>B

а₁; b₁ — значения младших разрядов чисел

а₂; b₂ — значения старших разрядов чисел

Минимизируем функцию F₂ посредством карты Карно.

Аналогичным образом можно показать, что неравенства 3-хразрядных чисел выражается через неравенство для двухразрядных чисел:

F₂

В общем случае для N-разрядных чисел функция неравенства имеет вид:

Реализация этой структурной функции состоит из отдельных подсхем, каждая из которых вырабатывает сигнал F_i, означающий, что либо i-й разряд числа А больше соответствующего разряда числа В, либо число, состоящее из (i-1) разрядов числа А, больше числа В, представленного тем же числом соответствующих разрядов:

Чтобы построить схему на элементах И-НЕ, преобразуем формулу:

Из таких разрядов составляется схема последовательного формирования сигнала неравенства чисел.

Максимальная задержка сигнала Fn относительно момента установления значений разрядов сравниваемых чисел на входе этой схемы составляет:

Более быстродействующим является устройство, в котором сигнал неравенства формируется параллельно. Логическое уравнение параллельного устройства может быть получено из:

Путем преобразования его к виду:

Схема устройства параллельного формирования сигнала неравенства на элементах И-НЕ имеет вид представленный ниже.

При построении схемы по этой формуле нужно отметить, что разрядность сравниваемых чисел ограничивается возможностями элементов (коэффициентом объединения по входу).

Схемы равенства двух двоичных чисел.

Равенство двух двоичных чисел А=В, означает равнозначность всех разрядов сравниваемых чисел. Функция эквивалентности одноразрядных двоичных чисел может быть получена из таблицы истинности:

А	0	1	0	1
В	0	0	1	1
F	1	0	0	1

У словное обозначение схемы равнозначности имеет вид:

Существуют различные схемы получения заданной функции

на схеме И-ИЛИ-НЕ:

на схеме И-НЕ:

32