На схеме ИЛИ – НЕ для нулей карты Карно
Учитывая тождество
:
Имеем:
Если обозначить
через
условие равнозначности произвольных
одноименных разрядов двух чисел, то
условие равнозначности самих чисел
может быть записано в виде:
И структурная схема параллельного формирования сигнала равенства двух N – образных чисел будет иметь вид:
Недостатком параллельной схемы является необходимость объединения большого числа сигналов на одном элементе И, что затрудняет конструктивное воплощение схемы.
Для построения последовательной схемы формирования сигнала равенства, представим условие равнозначности РN в рекуррентном виде
RN = R1 ∙ RN-1 , где RN-1 = RN-2 ∙ R2 и т.д. до R1 = RN
В общем виде i + 1 разряда:
Ri+1 = Ri ∙ RN-i
Время задержки в такой системе составляет 2Ntзад.ср.
Применение в данной схеме элементов И – ИЛИ – НЕ вместо И – НЕ позволит уменьшить вдвое количество логических ступеней и, следовательно сократить время задержки.
1.11 Синтез комбинационных устройств с несколькими выходами.
На практике достаточно широко встречаются КУ, имеющие несколько выходов. Чаще всего они синтезируются как несколько КУ, имеющих общие входы и по одному отдельному выходу.
Во многих случаях при синтезе КУ с несколькими выходами целесообразно приводить формулы к такому виду, при котором одно и то же логическое выражение в разных формулах будет использоваться несколько раз. Это позволяет сократить общее количество логических элементов, необходимых для построения КУ.
Синтез дешифратора.
Схему, у которой имеется N входов и 2N выходов, называют дешифратором. На входы подаваться всевозможные наборы. Например, для n=4 число наборов 16.
На одном из 16 выходов (F0, F1,… F15) появляется логическая единица, а на остальных выходные сигналы равны нулю. Удобно считать, что при нулевом входном наборе (0000) f0 = 1
В соответствии со словесным описанием таблица истинности имеет вид:
X1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
X2 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
X3 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
F0 |
1 |
|
|
|
|
|
|
|
F1 |
|
1 |
|
|
|
|
0 |
|
F2 |
|
|
1 |
|
|
|
|
|
F3 |
|
|
|
1 |
|
|
|
|
F4 |
|
|
|
|
1 |
|
|
|
F5 |
|
0 |
|
|
|
1 |
|
|
F6 |
|
|
|
|
|
|
1 |
|
Для F0 |
X2X1 |
||||
00 |
01 |
11 |
10 |
||
X3 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
Для F1 |
X2X1 |
||||
00 |
01 |
11 |
10 |
||
X3 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
Структурные формулы в основном базисе для каждой из функций имеют вид:
С помощью формулы де Моргана получим
и так далее реализуются все функции.
Ч
асто
дешифраторы выполняются в виде (СИС)
микросхемы со средней степенью интеграции,
условное обозначение которой имеет
вид:
Часто СИС снабжают дополнительными входами, например входом разрешения (стробирования) Р. Вход такого дешифратора описываются уравнением:
Fi = P ∙a ∙ b ∙ c ∙ d
Вход стробирования позволяет избежать появления на выходах ложных сигналов при чередующихся на входе наборах, кодовое состояние между которыми больше единицы.
Пусть осуществляется переход от набора 0011 к 0100. Тогда в процессе перехода могут появиться наборы 0010 , 0001 и следовательно на выходах f2 и f0 могут появиться импульсные помехи.
Вход Р позволяет так же расширить число входов и число выходов.
Синтез преобразователей кода.
Для решения некоторых конкретных задач выпускаются СИС, которые служат преобразователями кодов. На поступают наборы (х1, х2 …хm) на выходах получаем наборы (у1, у2…уn).
В отличие от дешифратора преобразователь кодов может формировать произвольное число нулевых и единичных сигналов на выходах.
Примером преобразователя кодов служит микросхема, преобразующая двоичный код в сигналы управления семисегментным десятичным индикатором.
Двоичному набору 0000 должно соответствовать формирование логической единицы на всех выходах, кроме F4, при этом на индикаторе высвечивается 0.
Составляем таблицу истинности.
X1 |
X2 |
X3 |
X4 |
F1 |
F2 |
F3 |
F4 |
F5 |
F6 |
F7 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
Для F0 |
X2X1 |
||||
00 |
01 |
11 |
10 |
||
Х4 X3 |
00 |
1 |
0 |
1 |
1 |
01 |
0 |
1 |
1 |
1 |
|
11 |
0 |
Ф |
Ф |
Ф |
|
10 |
1 |
Ф |
Ф |
Ф |
|
Синтез шифраторов.
У шифраторов имеем 2N входов, на один из них подается логическая 1, на остальные 0. На N выходах должны быть сформированы наборы (слова) соответствующие двоичному коду номера единичного входа.
Для каждой функции Fi составляем карту Карно и оптимизируем Fi.
X1 |
X2 |
X3 |
X4 |
X5 |
X6 |
X7 |
F3 |
F2 |
F1 |
1 |
|
|
|
|
|
|
0 |
0 |
1 |
|
1 |
|
|
|
|
|
0 |
1 |
0 |
|
|
1 |
|
|
|
|
0 |
1 |
1 |
|
|
|
1 |
|
|
|
1 |
0 |
0 |
|
|
|
|
1 |
|
|
1 |
0 |
1 |
|
|
|
|
|
1 |
|
1 |
1 |
0 |
|
|
|
|
|
|
1 |
1 |
1 |
1 |
X1 |
X2 |
X3 |
X4 |
X5 |
X6 |
X7 |
0 |
0 |
0 |
x |
0 |
0 |
x |
0 |
0 |
0 |
x |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
x |
0 |
0 |
Незаполненные клетки соответствуют неопределенным (факультативным) значениям функции. Поэтому при определении контуров будем включать в них факультативные клетки (т.е. дополняем функцию, если это приводит к дополнительной минимизации выражения).
