Схемы двоичного суммирования.
Процесс двоичного суммирования описывается таблицей истинности:
Хj |
Yj |
Pj-1 |
Sj |
Pi |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Pj-1 – перенос из предыдущего разряда
Sj – разряд суммы
Р – перенос в последующий разряд
Составляем карты Карно для: Sj – суммы
Рj – переноса
Для Sj |
X2X1 |
||||
00 |
01 |
11 |
10 |
||
X3 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
|
(*)
Для Pj |
X2X1 |
||||
00 |
01 |
11 |
10 |
||
X3 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
|
(*)
Схемы соответствующие этим уравнениям могут быть реализованы на элементах И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ.
Схемы сумматоров, построенные непосредственно на основе уравнений (*), требуют как прямых, так и инверсных значений разрядов слагаемых. Логическое уравнение для суммы, в котором отсутствуют инверсные значения слагаемых и входного переноса, может быть представлено в виде:
Из этих уравнений следует, что схема одного разряда сумматора может быть образована из двух сумматоров по модулю 2 и двух схем И, объединенных схемой ИЛИ.
При сложении многоразрядных чисел строят схему:
С ростом числа разрядов увеличивается задержка между поступлением слагаемых на входы и формированием суммы и сигнала переноса. Поэтому в много разрядных сумматорах сигнал переноса формируют, ускорено непосредственной обработкой слагаемых.
“Опасные состязания” в комбинационных устройствах.
Инерционность реальных логических элементов приводит к тому, что выходные сигналы появляются после изменения входных сигналов через некоторое время, определяемое длительностью переходных процессов. Важным параметром, характеризующим инерционность логического элемента, является среднее время задержки выходного сигнала по отношению к входному tз. ср.
В большинстве случаев, можно пользоваться моделью, в которой логический элемент представляется в виде двух частей:
- одной, выполняющей логические функции, без инерционной
- второй, включенной вслед за первой, является элементом задержки на время tз. ср.
Поэтому в разных частях комбинационного устройства в зависимости от числа элементов, которое последовательно переключается под действием входного сигнала, переходной процесс будет заканчиваться в разное время.
На входе КУ возможно появление помех, в отдельных случаях нарушающий нормальную работу последующих устройств. Так как возникновение помех связано с разной скоростью прохождения сигнала на отдельных участках цифрового устройства, то можно говорить о «состязаниях» в переключениях логических элементов. «Состязания» являются «опасными», если они приводят к появлению помех, нарушающих работу последующих устройств. Для борьбы с опасными состязаниями принимают следующие меры:
Включают на входе сглаживающие фильтры, например интегрирующие цепи (этот способ в интегральной схемотехнике используют редко)
Вводят синхронную передачу сигналов от одного устройства к другому с помощью специальных импульсов синхронизации: пауза между импульсами синхронизации выбирается таким, чтобы за её время закончились переходные процессы и на выходе устройств установились стационарные значения сигналов.
Так как «опасные состязания» проявляются только при смене входных сигналов на определенных наборах, то иногда можно предусмотреть такой порядок смены состояния, при котором «опасные состязания» будут отсутствовать.
Пример:
Синтезировать в базисе И-НЕ комбинационное устройство, заданное таблицей истинности:
Х1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
Х2 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
Х3 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
Х4 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
F |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
Построить также временные диаграммы на выходе логического элемента для случая, когда на выходах вместо сигнала 1000 появляется сигнал 1111. Так как задан базис И-НЕ, то на карте Карно рассмотрим единичные клетки:
|
Х2Х1 |
||||
00 |
01 |
11 |
10 |
||
Х4 Х3 |
00 |
1 |
1 |
1 |
1 |
01 |
|
1 |
1 |
|
|
11 |
|
|
1 |
|
|
10 |
1 |
1 |
1 |
1 |
|
Перейдем теперь к базису И-НЕ
Построим структурную схему и временные диаграммы КУ, соответствующие этой формуле:
В соответствии с таблицею истинности при изменении входных сигналов с 1000 на 1111 значение входного сигнала F должно сохраниться равным 1. Однако на самом деле на выход КУ на время 3tзад ср появляется импульс помехи обусловленный состязаниями. Если такая помеха нарушает работоспособность включенного на выход F устройства, то имеем дело с «опасными состязаниями».