6.Микрооперация сдвига

Микрооперация сдвига выполняется на сдвигателе.

Рисунок 41. Функциональное обозначение сдвигателя

«0» соответствует отсутствию сдвига.

Рисунок 42. Сдвигатель на ДМПР (1х3)

Нужно осуществить сдвиг информационного слова к шине b.

Осуществим сдвиг вправо (при этом происходит операция деления на 2):

R(A): b2=a3, b1=a2, b0=a1, b3 .

Осуществим сдвиг влево (при этом происходит операция умножения на 2):

L(A): b3=a2, b2=a1, b1=a0, b0 .

Если идет коммутация 0 в СДВ, то сдвига нет и b3=a3, b2=a2, b1=a1, b0=a0.

СДВ, который работает в 4-х разрядной шине представляет собой комбинационную схему, которая является шинным демулитиплексором с организацией 1 на 3.

Шинный ДМПР включает в себя ДМПРы линий с такой же организацией, число которых равно разрядности шины (в данном случае 4-м).

В схеме МТ 1804 существуют СДВ R и Q.

Через СДВ R информационное слово поступает в регистровую память по шине В, через СДВ Q информация записывается в добавочный регистр Q. На выходе СДВ обычно стоит параллельный регистр, который выполняет функцию элемента памяти.Таким параллель- ным регистром может быть РОН в регистровой памяти или добавочный регистр Q.

Первый классификационный признак делит МО сдвига на логические и арифметические.

Если работаем с логическим сдвигом, то нас не интересует знак числа, просто работаем с целым числом, обрабатывая его логически. Если работаем с арифметическим сдвигом, то левый знаковый разряд числа не смещаем (он должен теряться).

Второй признак делит МО сдвига на циклические и нециклические.

При нециклическом сдвиге то, что выходит за рамки разрядной сетки, теряется, а в освободившийся разряд записывается ноль. При циклическом сдвиге младший разряд в СДВ соединяется со старшим разрядом, при этом:

- если идет сдвиг вправо, младший разряд не теряется, а записывается на место старшего;

- если идет сдвиг влево, старший разряд не теряется, а записывается на место младшего.

R(A)_цикл: b2=a3, b1=a2,b0=a3,b3=a0;

L(A)_цикл:b3=a2,b2=a1,b1=a0, b0=a3.

Возможно соединение РОНа с добавочным регистром Q. Тогда при включении их последовательно, получим регистр двойной длины. Сдвиг двойной длины может быть циклическим. Арифметический сдвиг не является циклическим.

Если MS2=MS1=0, то

I7=0:

I7=1:

Рисунок 43. Одинарный нециклический сдвиг

Если MS2=0, MS1=1, то

I7=0:

I7=1:

Рисунок 44. Одинарный циклический сдвиг

Если MS2=1, MS1=0, то

I7=0:

I7=1:

Рисунок 45. Циклический сдвиг двойной длины

Если MS1=1, MS2=1, то

I7=0:

I7=1:

Рисунок 46. Арифметический сдвиг

Управление микрооперацией осуществляется двоичным управляющим словом MS1 MS2. Если MS1=MS2=0, то сдвиг нециклический.

PR3 – это вход в старший разряд, PR0 – выход из младшего разряда, PQ3 – вход в старший разряд регистра Q, PQ0 – выход из младшего разряда регистра Q.

Направление сдвига задается разрядом I7. Управляющее слово управляет характером сдвига. I7 располагается в поле управления приемником.

Т.к. MS1=MS2=0 и I7=0, то речь идет о нециклическом сдвиге вправо, I7=1 – нециклический сдвиг влево.

Стрелка, входящая в регистр, показывает, какой разряд является приемником информации. Стрелка, выходящая из регистра, показывает, какой разряд является источником информации. При сдвиге вправо младшие разряды – источники, а старшие – приемники информации. При сдвиге влево старшие разряды – источники, а младшие – приемники информации.

Если MS1=1 MS2=0, то речь идет о циклическом сдвиге одинарной длины. Источник и приемник информации соединены.

Если MS1=0 MS2=1, то речь идет о циклическом сдвиге двойной длины.

Если MS1=MS2=1, то речь идет об арифметическом сдвиге двойной длины.

F3 – это левый разряд результата, который является знаковым, т.к. он старший. Это признак арифметического сдвига.

Структурная схема, с помощью которой осуществляем операции сдвига:

Рисунок 47. Схема управления характером сдвига

В СДВ РП поступают результат с выхода АЛУ. Этот результат может проходить дальше не изменяясь, или сдвигаясь влево, или вправо. F может поступать также в СДВ Q.

У любого СДВ есть старший и младший разряды. Они соединяются друг с другом в соответствии с таблицей с помощью мультиплексора. Мультиплексор сдвига имеет организацию 4х1, причем этот мультиплексор сдвоенный, содержит две пары мультиплексоров, каждый из которых имеет организацию 4х1. МПР сдвига управляется управляющим словом MS1 MS2 и двоичным разрядом I7. Они поступают на МПР с регистра МК. Кроме того, на МПР поступает F3 – левый разряд результата, который используется при арифметическом сдвиге. Также имеется вход логического нуля внизу.

Здесь МПР – это МПР с входом обращения. Вход обращения управляется специальной командой и переводит МПР в 3-е состояние.

Рисунок 48. МПР (2х1) с третьим состоянием

В этой схеме присутствует линейный ключ, который отключает выход МПР от внутренней логики. Если есть обращение, то ключ замыкается, нет – размыкается, т.е кроме логических ключей ест функция обращения, когда управление идет электрически.

Таким образом, операция по команде 0 говорит о том, что управление сдвигом отсутствует, идет просто прохождение сигнала.

Микросхема К555 КП-12.

Рисунок 49. Функциональная схема мультиплексора сдвига

W1,W2- поле обращения. MS1,MS2 задают, с какими входами МПР-в работаем.

Пусть MS2=MS1=0, то используются входы А0, D0. если идет сдвиг вправо, то I7=0, то МПР_L отключается электрически, а МПР_R работает.

Дешифраторы и шифраторы.

Дешифраторы – это преобразователи кодов. Они преобразуют код обыкновенный в код унитарный. В унитарном коде есть информационное слово, только один разряд которого равен 1. В инверсном коде есть информационное слово, только один разряд которого равен 0.

Дешифратор:

Рисунок 50. Дешифратор с организацией (3х8)

На вход дешифратора подается 3-х разрядное информационное слово. Возможны 8 входных различных комбинаций.

Таблица 1

а2	а1	а0	0	1	2	3	4	5	6	7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
0	1	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Сигнал в виде логической единицы появляется на том входе, номер которого равен весу входного слова. Другое название функции, выполняемой дешифратором – селектор кодовой комбинации (в зависимости от кода слова на выходе появляется 1).

Дешифратор обычно реализуется на конъюнкторах. Рассмотрим логическую схему дешифратора 2х4:

Рисунок 51. Логическая схема ДС (2х4)

G- вход синхронизации (устраняет эффект гонок – сигналы по разным выходам проходят с задержкой).

2-й инвертор используется для уменьшения электрической нагрузки.

Использование ДС :очень часто он используется в качестве инициирующего устройства, которое задает начало работы в различных ОЭ-х.

СЭ= . ОЭ инициируется всегда, т.е. есть разрешающий ему работать сигнал).

Рисунок 52. Схема управления операционными элементами

ДС_nxm инициирует работу ОЭ. Адресация – главная функция ДС.

Рисунок 53. Шифратор с организацией (m x n)

Обратную дешифрации функцию выполняют шифраторы, т.е. они преобразуют унитарные коды в обычные двоичные.

На вход СД подается унитарный код, а с его выхода снимается обыкновенный код. Обычно шифраторы выполняются на дизъюнкторах.

Полная схема микропроцессора:

Рисунок 54. Микропроцессор серии 1804

Описание схемы.

Сердцевина любого процессора - АЛУ, а его сердцевина – сумматор. На вход АЛУ подается сигнал С0. АЛУ выполняет арифметические и логические функции. Характер функции задается сигналом - i-й управляющий сигнал, задающий функцию. Он снимается с дешифратора ДС^ф (3х8), который управляется полями РгМК I3,I4,I5 (они задают входное слово, вес которого = индексу выходного сигнала). Входы в АЛУ – R и S. Они управляются мультиплексорами. Оба МПРа управляются сигналами , которые снимаются с ДС^и (3х8). В соответствии с весом I0,I1,I2инициируется один из этих управляющих сигналов (этот ДС определяет МО «источник»).

У МПРR есть входы : логического нуля, шины А, - а также на него подается вектор данных.

У МПРS (4х1) есть входы: логического нуля, шины А (с РОНа А), шины В (с РОНа В) и шины с РгQ. Шины А и В являются выходными шинами РП, причем А используется только как выходная (источник информации), а шина В – и как входная, и как выходная (источник и приемник информации).

С выхода АЛУ снимаются осведомительные сигналы. В неупрощенном варианте их число доходит до 15. Мы рассматриваем упрощенный вариант, поэтому число осведомительных сигналов 4. Они характеризуют состояние микропроцессора после выполнения одной из арифметических или логических функций.

При этом сигналы F3 и z формируются в любом случае, при любых операциях, а сигналы C4 0 R используются только при арифметических операциях. Сигналы подаются на регистр состояния процессора (РСП) . Это параллельный регистр. С Выхода РСП четырёхразрядная шина поступает на МПР ОС . МПР ОС в соответствии с адресными полями МК из четырех осведомительных сигналов выбирает один, и этот осведомительный сигнал используется для определения адреса следующей МК.

СВД - селектор выходных данных(это шинный МПР (2х1)) .Результат F подается на СВД, и в соответствии с управляющим сигналом на выход СВД проходит или результат F с выхода АЛУ или данные , записанные в РОНе А. МО «приемник» задается ДС_п , который управляется трехразрядным словом I6, I7,I8.( ДС_п (3х8)). Следовательно в этой схеме имеется восемь функций МО « приемник». Из восьми строчек МО «приемник» только в одном случае на вход СВД приходит содержимое РОНа А, и следовательно в регистр выходных данных проходит результат F.

В схеме есть кольцо образуемое РгQ/ МПРQ и СДВQ. Содержимое РгQ может использоваться как источник информации , а также оно может быть сдвинуто относительно разрядной сетки( оно поступает на СДВQ , а с него через МПР Q в регистр Q.

В этой схеме реализуются также МО сдвига с помощью МПР сдвига (входные сигналы PQ3, PQ0, PR3,PR0, а также сигналы MS1, MS2, I7, F3, определяющие характер сдвига).