- •Федеральное агентство по образованию и науке рф государственное образовательное учреждение высшего
- •1. Предмет и задачи курса
- •2. Мера информации
- •3. Принципы организации и построения эвм
- •3.1. Принцип декомпозиции Глушкова
- •3.2. Принцип программного управления фон Неймана
- •3.3. Принцип микропрограммного управления
- •4. Организация интерфейса
- •4.1. Уровень лэ
- •4.2. Уровень оэ
- •4.3. Уровень сэ
- •5.Обмен информацией между ядром эвм и ву (увв)
- •6.Микрооперация сдвига
- •7. Основные характеристики и режимы работы эвм
- •8. Вычислительные системы
- •9. Арифметико-логическое устройство
- •9.1. Двоичный сумматор
- •9.2. Беззнаковое представление чфз.
- •9.3. Представление чпз
- •9.4. Кодирование
- •9.5. Параллельный сумматор
- •9.6. Десятичный сумматор
- •9.7. Умножитель
- •9.8. Вычисление логических условий
- •9.9. Схема однобайтных логических операций (соло)
- •9.10. Блок контроля и диагностики (бкд)
- •9.11. Пороговая схема
- •Мажоритарные элементы
- •10. Устройства управления в процессоре
- •10.1. Адресный базис (аб)
- •10.2. Стек и его использование в моа
- •10.3. Синтез адреса на структурном уровне
- •Как строится память в современном эвм?
- •11.2. Основная память
- •Триггер.
- •11.3. Зу с однокоординатной выборкой (со словарной организацией)
- •11.4. Зу с двухкоординатной выборкой (с матричной организацией)
- •11.5. Зу с трехкоординатной выборкой (со страничной организацией)
- •Как увеличить ёмкость зу при различных ситуациях?
- •12. Организация оп
- •12.1. Блочная организация памяти.
- •12.2. Циклическая организация памяти
- •12.3. Блочно-циклическая организация памяти.
- •12.4. Многопортовая память
- •12.5. Ассоциативная память
- •13. Кэш память
- •13.1. Архитектура кэш и оп и их взаимосвязь
- •Что влияет на эффективность такой архитектуры оп с кэш?
- •Емкость кэш памяти.
- •13.2. Способы отображения оп на кэш память
4.2. Уровень оэ
Структурной единицей информации на данном уровне является БАЙТ, равный 8 Бит. Для передачи информации используются электрические линии. По одной лини можно передать только 1 бит информации, поэтому для передачи сразу 8 Бит информации используют шины(совокупности линий)(см рис 21).
Рисунок 21. Использование шины для передачи информации
Управляющий сигнал у играет роль ключа:
- у = 0, Uвх оэ2 = “0”;
- у = 1, Uвх оэ2 = Uвых оэ1.
Реализация такой схемы на операционном уровне представлена на рисунке 22.
Рисунок 22. Схема синхронного ИФ
В каждой точке стоит коньюнктор. Совокупность восьми коьюнкторов и управляющего сигнала и шины данных образуют управляемую шину данных.
Шина, как и всякое физическое устройство имеет протяженность. В зависимости от расстояний между операционными элементами, которые соединяются шиной применяются различные правила передачи информации и используется различная архитектура модуля передачи. Если шина расположена в пределах одной платы, то тактирование ОЭ осуществляется одним генератором СИ, как это показано на рисунке 22. если же между источником и приемником довольно таки большое расстояние, то ОЭ приемник И ОЭ источник запитываются от разных генераторов СИ, в этом случае операционные элементы работают асинхронно и передача одного байта информации осуществляется квитированием. Квитанция устанавливает значение триггера-квита, который разрешает передачу следующего байта информации. Если триггер-квит = 1, то передача предыдущего байта информации прошла успешно и разрешается передача следующего байта. Если при передаче произошла ошибка, то в триггер-квит передается состояние приемника и передача байта информации повторяется.
Задачи интерфейса на логическом уровне совпадают с задачами на операционном уровне а именно ставится задача предать СЕИ с максимальной скоростью и минимальной сложностью. Кроме того, решаются задачи коммутации и распределения с помощью шинных мультиплексора и демультиплексора.
Рисунок 23. Мультиплексор шины 2х1
Шина состоит из линий, поэтому операции мультиплексора на операционном уровне аналогичны операциям мультиплексора на логическом уровне то есть если у = 1, с = а, если у = 0, то c = в. Существует специальное соотношение, поясняющее структуру шинного мультиплексора:
.
Число мультиплексоров линии в мультиплексоре шины совпадает с разрядностью шины.
Рисунок 24. Демультиплексор шины 1х2
В каждую линию ставится Демультиплексоры линии, которые в совокупности образуют Демультиплексор шины с организацией 1 х 2.
4.3. Уровень сэ
Структурные элементы соединяются между собой управляемой системной шиной. Так как число структурных элементов в ЭВМ достаточно велико (5), то возникает проблема организации подключения СЭ к системной шине таким способом, чтобы обеспечить максимальное быстродействие СЭ.
При организации интерфейса на структурном уровне решаются четыре основные задачи:
Любой структурный элемент имеет свой формат машинного слова, поэтому первой задачей интерфейса является: «Задача согласования форматов машинных слов», то есть другими словами должна быть реализована функция переводчика машинного слова одного СЭ в машинное слово другого СЭ;
Структурные элементы обладают не только различными информационными словами, но и имеют различную скорость передачи информации (причем скорости могут отличаться весьма существенно от сотен Мегабайт в секунду в ядре ЭВМ до единиц Килобайт в контроллерах внешних устройств) , в связи с этим второй задачей интерфейса на структурном уровне является «задача согласования скоростей передачи информации между структурными элементами».
Передача информации между СЭ производится следующим образом: в начале передачи указывается число байт подлежащих передаче, которое записывается в таймер интерфейса или приемника информации, и по мере передачи содержимое счетчика таймера уменьшается , и, когда оно достигает нулевого значения, передача информации прекращается. Таким образом, 3-ёй задачей интерфейса является «подсчет и контроль информации, передаваемой от одного структурного элемента к другому».
«Защита информации, передаваемой от одного СЭ к другому».
В современных ЭВМ широко используются два типа организации интерфейса:
- ИФОШ (интерфейс общей шины);
- интерфейс канала ввода-вывода.
Рассмотрим их поподробнее:
ИФОШ получил широко распространение в локальных вычислительных сетях. При организации интерфейса данного типа все СЭ подключаются к единой системной шине (СШ) (см.рис. 25). СШ включает в себя три шины:
- информационная шина;
- шина управления;
- шина осведомительных сигналов.
Причем информационная шина часто разбивается на две шины: шину адреса и шину данных.
Рисунок 25. Подключение СЭ к ИФОШ
Обычно разрядность ОШ выбирают совпадающей с разрядностью того СЭ, который наиболее часто использует системную шину; таким ОЭ является ОП; разрядность других СЭ может не совпадать с разрядностью системной шины. ИФОШ получил широкое распространение благодаря простоте в использовании (к нему, например, легко подключиться).
ИФОШ также имеет серьезные недостатки. Например, серьезным недостатком такой организации интерфейса является то, что в любой момент времени к шине может быть подключен один источник и один приемник информации, что заставляет простаивать другие СЭ, тем самым существенно снижая КПД не участвующих в передаче информации СЭ. Следовательно, ИФОШ целесообразно применять при небольшом количестве СЭ (не больше 10). Кроме того, существует еще один серьезный недостаток: при такой организации интерфейса: «не учтены различия в скоростях передачи информации между различными структурными элементами».
Поэтому наряду с ИФОШ широко используют интерфейс канала ввода-вывода(ИФКВВ).
ИФКВВ:
Данный принцип организации взаимодействия между структурными элементами лишен вышеописанных недостатков. Принцип организации интерфейса канала ввода-вывода представлен на рисунке 26.
Рисунок 26. Интерфейс канала ввода-вывода
СК – скоростной канал;
МК – медленный канал;
НОД – накопитель на оптических дисках;
НЖД – накопитель на жёстких магнитных дисках;
НГД – накопитель на гибких магнитных дисках;
ВУ – внешнее устройство;
КР – контролер;
НФПСК – интерфейс процессор – скоростной канал;
НФПМК – интерфейс процессор – медленный канал;
ИФПОП – интерфейс процессор – оперативная память;
Процессор наделяется отдельной функцией ввода-вывода. Специальный контроллер процессора управляет интерфейсами ПСК, ПМК и ПОП параллельно, то есть процессор может обрабатывать информацию, содержащуюся в оперативной памяти и одновременно обмениваться данными через СК с накопителями или через МК с внешними устройствами. Так как внешних устройств в такой схеме много, то скорость работы медленного канала равнее сумме скоростей работы всех внешних устройств.
При использовании такой архитектуры интерфейса число источников и приемников, подключенных к системной шине одновременно, может быть намного больше единицы.
Хотя и схема канала вода вывода более быстродейственна она тоже не лишена недостатков. При использовании данной схемы возникают дополнительные сложности при подключении к шине. Каждое устройство, подключаемое к шине в этом случае, должно быть оборудовано контроллером(см. рис. 27).
Рисунок 27. Подключение к системной шине с помощью контроллера
Контролер служит для перевода машинных слов «с языка системной шины на язык внешнего устройства», контролеры обычно располагаются на материнской плате.
Рг 1 – регистр управления;
Рг 2 – регистр состояния;
Рг 3 – регистр данных.
Регистры контроллера подключаются к системной шине и если выставлен адрес контроллера, если же он не выставлен, то устройство отключено от шины. Каждый из регистров, входящих в контроллер имеет свое имя и обращения к ним идут по имени.
В регистре состояния фиксируется слово-состояния внешнего устройства, в котором размещается запрос на обслуживание. Процессор опрашивает регистры ВУ и в соответствии с выставленными в них кодами начинает производить какие либо операции.
В регистре управления содержится слово-управления.
Регистр данных содержит данные при вводе и выводе.
В настоящее время в ЭВМ широко используется интерфейс PSI, который сочетает в себе все достоинства ИФОШ и интерфейса канала ввода-вывода, и который практически лишен их недостатков(см. рис. 28).
Рисунок 28. Структурная схема PSI интерфейса.
ПСА - программируемый связной адаптер;
ППА – программируемый параллельный адаптор;
Данный интерфейс имеет следующие преимущества:
- Учитываются скорости работы всех устройств, что увеличивает быстродействие программы.
- Процедура подключения к этому устройству не вызывает сложностей при подключении любого внешнего устройства.