- •Федеральное агентство по образованию и науке рф государственное образовательное учреждение высшего
- •1. Предмет и задачи курса
- •2. Мера информации
- •3. Принципы организации и построения эвм
- •3.1. Принцип декомпозиции Глушкова
- •3.2. Принцип программного управления фон Неймана
- •3.3. Принцип микропрограммного управления
- •4. Организация интерфейса
- •4.1. Уровень лэ
- •4.2. Уровень оэ
- •4.3. Уровень сэ
- •5.Обмен информацией между ядром эвм и ву (увв)
- •6.Микрооперация сдвига
- •7. Основные характеристики и режимы работы эвм
- •8. Вычислительные системы
- •9. Арифметико-логическое устройство
- •9.1. Двоичный сумматор
- •9.2. Беззнаковое представление чфз.
- •9.3. Представление чпз
- •9.4. Кодирование
- •9.5. Параллельный сумматор
- •9.6. Десятичный сумматор
- •9.7. Умножитель
- •9.8. Вычисление логических условий
- •9.9. Схема однобайтных логических операций (соло)
- •9.10. Блок контроля и диагностики (бкд)
- •9.11. Пороговая схема
- •Мажоритарные элементы
- •10. Устройства управления в процессоре
- •10.1. Адресный базис (аб)
- •10.2. Стек и его использование в моа
- •10.3. Синтез адреса на структурном уровне
- •Как строится память в современном эвм?
- •11.2. Основная память
- •Триггер.
- •11.3. Зу с однокоординатной выборкой (со словарной организацией)
- •11.4. Зу с двухкоординатной выборкой (с матричной организацией)
- •11.5. Зу с трехкоординатной выборкой (со страничной организацией)
- •Как увеличить ёмкость зу при различных ситуациях?
- •12. Организация оп
- •12.1. Блочная организация памяти.
- •12.2. Циклическая организация памяти
- •12.3. Блочно-циклическая организация памяти.
- •12.4. Многопортовая память
- •12.5. Ассоциативная память
- •13. Кэш память
- •13.1. Архитектура кэш и оп и их взаимосвязь
- •Что влияет на эффективность такой архитектуры оп с кэш?
- •Емкость кэш памяти.
- •13.2. Способы отображения оп на кэш память
9.7. Умножитель
Умножение двоичных чисел:
A={a4,a3,a2,a1}, B={b3,b2,b1};
A*B=
a4 a3 a2 a1
b3 b2 b1
a4b1 a3b1 a2b1 a1b1
a4b2 a3b2 a2b2 a1b2
a4b3 a3b3 a2b3 a1b3
M7 M6 M5 M4 M3 M2 M1
M7 – перенос возникающий при сложении.
Состав умножителя:
12 коньнкторов
2 четырехразрядных сумматора.
Рисунок 103. Функциональная схема умножителя
Если b будет 4-х разрядным, то добавиться сумматор SM3 и еще 4 коньюнктора. Если увеличить разрядность a, то увеличиться число сумматоров «снизу». Приведенная схема – есть умножитель модулей 4-х и 3-х разрядных чисел. Это комбинационная схема, т.е. обладающая максимальным быстродействием, но весьма сложная, по сравнению с программным умножением.
Если умножаемые числа со знаком, то к схеме добавляется сумматор по модулю два:
Рисунок 104. Определитель знака произведения
9.8. Вычисление логических условий
Вычисление логических условий – это операция отношения между операндами, а в простых случаях между операндами и константами.
Логическое отношение – >,<, ,=.
A сравнивается с k: где k – константа,
A={a1,a2,a3,a4}
Это вычисление осуществляется с помощью комбинационных схем.
1)A>7 x1.
2)A 3 x2.
3)A=0 x3.
1) Если А больше 7 то, сигнал х1=1.
Решение: х1=а4.
2)Если А меньше или равно 3, то:
Рисунок 105. Схема вычисления нестрогого неравенства
3)Если А равно нулю, то:
Рисунок 106. Схема обнаружения нуля
Сравнение А и В:
Вычисляются логические операции в каждом разряде
A={an,an-1,…,a1}
B={bn,bn-1,…,b1} Таблица 5
ai |
bi |
qi |
ri |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
qi=ai bi
ri=
B
Рисунок 107. Схема обнаружения равенства операндов
Q=1 A=B
Q=0 A B
2) A B, A B - реализуются на комбинационном сумматоре.
0.A – положительное число
1.В – отрицательное число, переводим его в дополнительный код.
Рисунок 108. СОЛО на комбинационном сумматоре
Если А>В sign(A-B)=0
Если А<В sign(A-B)=1
Q=1 A=B
Плюсы: решение на арифметическом блоке.
Минусы: требуется дополнительная программа для введения знака разряда и перевода В в ДК.
9.9. Схема однобайтных логических операций (соло)
Рисунок 109. Функциональное обозначение СОЛО
Идем от старших разрядов к младшим, если встречается один разряд больше другого – ответ автоматически.
Рисунок 110. Логическая схема СОЛО
R=0 A=B;
A<B.
R=1 A>B.
Плюсы: схема СОЛО проще и требует меньше времени, чтобы ответить на вопрос.
В процессор может входить блок контроля и диагностики, который отвечает за правильность протекания вычислительных процессов в процессоре.
9.10. Блок контроля и диагностики (бкд)
Блок отвечает на вопрос: существуют ли в передаваемых операндах ошибки.
Ошибка – когда из-за помехи единицу принимают за ноль, или ноль за единицу.
Для этой цели служат операционные элементы контроля.
Рисунок 111. Появление ошибки при передаче операндов
А={1101}
- число единиц в операнде нечетное.
Рисунок 112. Схема защиты операндов при параллельном ИФ
КР – контрольный разряд.
Если по линии квитанции передается 0 – ошибки нет; 1 – переспрос.
Диаграмма информационного слова, на пересечении информационные разряды:
Контрольный разряд внутри круга равен 0, если число единиц в круге четное.
Обычно КР ставятся на места в информационном слове, номера которых равны степени двойки.
КР на первой позиции группируется со всеми разрядами номер которых нечетный: 3,5,7 и т.д.
2-й КР контролирует группу, у которой единица присутствует во втором разряде: 3,6,7 и т.д.
3-й КР контролирует группу, у которой единица присутствует в третьем разряде: 5,6,7 и т.д.
В БКД входят также пороговые схемы, мажоритарные элементы, детекторы чисел.