9.11. Пороговая схема
Рисунок 113. Структурное обозначение ПС
На входе пороговой схемы действует n-разрядная шина. Назначение пороговой схемы сформировать на своем выходе 0 или 1. f=1, когда не менее чем на k входах из n будут единицы.
ПС32: Таблица 6
a1 |
a2 |
a3 |
f |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
Рисунок 114. Логическая схема ПС32
Мажоритарные элементы
Мажоритарные элементы (МЭ) – это схема голосования, на выходе будет 1 когда проголосует половина +1 голос.
Это устройство используется как контролирующее.
Детектор чисел
- срабатывает, когда ровно на К входах
появляется “1”. Реализуется с помощью
пороговых схем.
Рисунок 115. Схема детектора чисел
Если ровно на К входах подан код 1, f = «1».
10. Устройства управления в процессоре
Иерархическая пирамида.
На уровне ОЭ рассмотрим устройство управления(УУ).
Основной функцией УУ на уровне ОЭ - управление работой процессора в соответствие с микропрограммой(МП).
Рисунок 116. Формат микрокоманды
УУ определяет каков адрес следующей МК на основе информации из адресной части(АЧ) МК. В поле №7 размещен адрес перехода. В поле №6 – управление адресом – МО адрес.
В МТ1804 16 МО адрес(24 4-х разрядных). Общее число МО адрес не более 32-х.
По информации, заложенной в АЧ МК определить, каков адрес следующей МК.
10.1. Адресный базис (аб)
АБ указывает, каким минимальным числом МО можно обойтись, выполняя любую микропрограмму. АБ включает всего 3 МО адрес:
МОА: переход по счетчику – ПС(CONT), безусловный переход БП, условный переход УП.
С помощью АБ можно управлять работой любой МП.
На какие исходные данные следует опираться?
1. ПС:
далее вычислить координаты следующего
адреса(СА)
СА= ТА+1 – эта МО самая распространенная.
МК СА – тоже является цел. числ. и все МОА связаны с обработкой целых чисел без знаков.
2. БП
СА = АП (заложенный в 7 поле)
АП не вычисляется как ТА+1, а может отличатся от ТА.
3. УП: определяющую роль играют осведомительные сигналы(ОС).
Определяющим является ОС, поступающий с арифметико-логического устройства. АЛУ при выполнении каждой МК формирует ряд ОС. Из них выбирается какой-то необходимый для данной МК.
Рассмотрим архитектуру, которую используют при управлении адресами АБ.
Рисунок 117. Функциональная схема УУ с использованием АБ
МПП – микропрограммная память
РМК – регистр МК
АП – адрес перехода
УУ – управление адресом
АЛУ вычисляет результат F и совокупность осведомительных сигналов.
РСП – регистр
состояния процессора. (В него записывается
)
И осуществляется выбор.
МПРос – мультиплексор ОС (4х1)
Управляется МПРос с поля управления адресом.
УУ также управляет МПРу – мультиплексора условий (3х1) на выходе имеет линию.
Этот МПРу управляет МПР адреса(2х1) с него на адресное поле МПП.
МПРа – мультиплексор шины.
СТ – счетчик микрокоманд.
СТ прибавляет 1 к ТА.
Как работает в АБ.
Работа этой схемы зависит от того, какое условие задается полем УА.
УА управляет в МПРа – какой вход подключен на выход(«0», «1», или ОС).
Переход по счетчику (1), то МПРу пропускает на выход «0» → «0» на МПРа.
Если подается «0», то на МПРа проходит правый вход – Та+1.
Если в поле УА записана команда БП, то через МПРу проходит сигнал с правого входа(«1»), то 1 на МПРа, то левый вход, т.е. СА=АП.
При таких операциях не задействована АЛУ. Условный переход. С МПРос снимается необходимый ОС и этот ОС на МПРу в качестве центрального входа. И следовательно на выходе МПРу будет ОС. А ОС может быть равен 0 или 1. Если ос=1, то есть АП.
ПС – 50-70% МК. Если ПС, то АП не нужен. Следовательно иногда информация не востребована, а это загружает память. Всегда при конструировании МК. Стремятся к минимизации длины АЧ.
Этот вопрос решается с помощью стековой памяти – СТЕКА.