- •Комп’ютерна схемотехніка. Архітектура комп’ютерів 2 зміст
- •2.1. Класифікація, призначення та основні характеристики пам'яті
- •2.2. Оперативна пам’ять (оп)
- •2.2.2. Статична пам'ять на біполярних транзисторах
- •2.3. Постійна пам'ять (пп)
- •2.9. Зовнішня оптична пам'ять
- •1. Представлення та обробка інформації
- •Класифікація засобів обчислювальної техніки
- •1.2. Класифікація комп’ютерів
- •1.3. Структурна схема компю’терів, що використовують спільну шину
- •1.4. Системи числення
- •1.4.1. Базові параметри та класифікація систем числення
- •1.4.2.Загальні принципи побудови систем з послідовним обчисленням символів
- •1.4.3. Загальні принципи побудови систем числення з паралельним обчисленням символів
- •1.5. Кодування знакозмінної інформації. Коротка характеристика груп кодів, родинних прямому, зворотному, додатковому. Особливості застосування в комп'ютерах
- •1.6. Формати даних і команд сучасних комп’ютерів
- •1.7. Процесори
- •1.7.1. Склад і призначення пристроїв
- •1.7.2. Блок додавання чисел у формі з фіксованою крапкою
- •1.7.3. Особливості виконання складання чисел у формі з плаваючою крапкою
- •1.7.4. Реалізація процесора двійкового множення. Загальні положення
- •1.7.5. Реалізація множення в прямому коді
- •I варіант.
- •II варіант.
- •III варіант.
- •IV варіант
- •1.7.6. Реалізація в процесорі операції множення в додатковому коді
- •1.7.7. Реалізація методів прискореного множення в процесорах
- •1.7.8. Схемні методи прискореного множення
- •1.7.9. Особливості виконання множення чисел з плаваючою крапкою
- •1.8. Реалізація двійкового ділення в процесорі
- •1.8.1. Реалізація ділення чисел з фіксованою крапкою в прямому коді
- •1.8.2. Особливості ділення чисел у формі з плаваючою крапкою
- •1.9. Добування квадратного кореня
- •Частина 2. Пам'ять комп'ютерів
- •2.1. Класифікація, призначення та основні характеристики пам'яті
- •2.2 Оперативна пам’ять (оп)
- •2.2.1 Внутрішня організація оп
- •2.2.2.Статична пам'ять на біполярних транзисторах
- •2.2.3. Статична пам'ять на езл-інтегральних схемах (іс)
- •2.2.4. Статична пам'ять на уніполярних транзисторах (на мон іс)
- •2.2.5. Динамічна пам’ять (дп) на моп транзисторах
- •2.2.6. Побудова пам’яті необхідної розмірності
- •2.3. Постійна пам'ять (пп)
- •2.3.1. Типи пп
- •2.3.2. Масочні пп (мпп)
- •2.3.3. Однократнопрограмована пам'ять
- •2.3.4. Репрограмована пам'ять
- •2.3.5. Flash-пам'ять
- •2.4. Зп с послідовним доступом(зппд)
- •2.4.1. Зппд на регістрах зсуву
- •2.4.2. Елемент зп з послідовним доступом на мон-транзисторах
- •2.4.3. Буферний зп типу "черга" (бп)
- •2.4.4. Пам'ять типу "список"/"стек"
- •2.5. Асоціативна пам'ять
- •2.6. Зовнішня пам'ять (зп)
- •2.6.1. Типи зп
- •2.6.2. Зовнішня магнітна пам'ять (змп)
- •2.6.3. Способи цифрового магнітного запису
- •2.7. Зовнішня пам'ять з прямим доступом(зпПрД)
- •2.7.1. Накопичувачі на гнучких магнітних дисках(нгмд)
- •2.7.2. Накопичувачі на жорстких магнітних дисках(нжмд)
- •2.7.3. Raid – дискові масиви
- •2.8. Зовнішні зп з послідовним доступом. Накопичувачі на магнітних стрічках(нмс). Стримери
- •2.9. Зовнішня оптична пам'ять
- •2.9.1. Оптичні диски типу cd
- •2.9.2. Оптичні диски типу dvd
- •2.10. Контроль роботи пристроїв пам’яті
- •3.1. Пристрій управління
- •3.1.1 Склад пристрою управління
- •3.1.2. Пу з жорсткою логікою
- •3.1.3. Мікропрограмний пристрій управління (пристрій управління з гнучкою логікою)
- •3.1.4. Мікропрограмний пристрій управління зі змінною тривалістю реалізації мікрокоманд.
- •3.2. Системи переривань
- •3.2.1. Типи і основні характеристики системи переривань
- •3.3. Система управління вводом/виводом
- •3.4. Організація мультипрограмного режиму роботи в сучасних комп’ютерах
- •3.4.1. Форми обслуговування користувачів і види мультипрограмування (мпр)
- •3.4.2. Динамічний розподіл пам'яті
- •3.4.3. Система захисту пам’яті (сзп)
- •0 1 2 3 4 5 6 7
- •3.5. Системи автоматичного контролю
- •3.5.1. Види помилок і способи контролю
- •3.5.2. Контроль передачі кодів
- •3.5.3. Контроль роботи комбінаційних схем
- •3.5.4. Контроль виконання операцій в процесорах
- •3.5.5. Контроль роботи процесорів по модулю 3
3.5.3. Контроль роботи комбінаційних схем
Булевою різницею логічного виразу f (xn ,xn-1 ,..,xi ,..,x1) по змінній xi називається вираз: f / x = f (xn,..,xi,..,x1)f ' (xn,..,xi,..,x1)
Помилкою на вході xi КС називається несправність, яка приводить на цьому вході до появи інверсного значення. Така помилка може бути:
1. Завжди виявлена на виході КС, якщо f / xi = 1.
2. Ніколи не виявлена, якщо f / xi =0.
3. Якщо булева різниця f / xi = ( xn ,xn-1 ,..,xi ,..,x1), то помилка на виході КС буде лише на тих комбінаціях вхідних сигналів, на яких ( xn ,xn-1 ,..,xi ,..,x1) = 1.
Найзручніше булеву різницю обчислювати за допомогою діаграм Вейча (рис. 3.21.)
Приклад.
Рис. 3.21 - Діаграма Вейча.
Якщо в процесі роботи КС виникла помилка, то вона виявиться на виході, лише якщо х3 = 0 і х2 = 0.
Зворотним багатополюсником (рис. 3.22) називається такий логічний блок, за допомогою якого можна відновити всі вхідні змінні:
Рис. 3.22 - Зворотний багатополюсник
Неповним зворотним багатополюсником (рис. 3.23) називається такий блок, який відновлює одну або декілька (не всі) змінні.
Рис. 3.23 - Неповний зворотний багатополюсник
Сутність контролю правильності роботи блоку F за допомогою зворотного багатополюсника полягає в наступному - якщо відновлені і вихідні значення не збігаються, то - помилка.
Приклад перетворювача одного 3-розрядного коду в іншій зображено на рис. 3.24.
Рис. 3.24 - Перетворювач одного 3-розрядного коду в іншій
101 → 010 - помилки немає.
101 → 000 - помилка по у2 - виявити не можна.
101 → 011 - помилка по у1 можна виявити, оскільки у2 = 1.
101 → 110 - помилка по у3 - виявляється завжди.
3.5.4. Контроль виконання операцій в процесорах
Схема контролю правильності виконання операцій в процесорі (контроль по модулю) представлена на рис. 3.25.
Рис. 3.25 - Схема контролю правильності виконання операцій в процесорі.
Суть цього контролю полягає в побудові, окрім основного АЛУ вихідної розрядності, малорозрядного контрольного АЛУ, який виконуватиме ту ж операцію, що і основне АЛУ, над залишками від ділення оброблюваних операндів на вибраний малорозрядний модуль р. Тобто будь-який операнд при цьому супроводиться якимсь залишком.
Принцип контролю полягає в застосуванні паралельно з основним АЛУ малорозрядного контрольного АЛУ (рис. 3.26).
Рис. 3.26 - Принцип контролю.
де: ra, rb, rc - схеми згортки по модулю
Представимо Х в наступному вигляді:,
де:
q – основа системи числення (СЧ),
n - кількість розрядів.
Виберемо
Щоб знайти залишки від ділення числа на модуль треба знайти залишок від ділення суми цифр цього числа на цей модуль (наприклад, ознака подільності на 9 для десяткової СЧ). Для такого модуля числовий контроль перетворюється на цифровий.
Якщо, то і так далі. У такій ситуації знаходяться дві суми - парних і непарних розрядів. Потім з однієї віднімається інша і ділиться на р (ознака подільності на 11 в десятковій СЧ).
3.5.5. Контроль роботи процесорів по модулю 3
Щоб побудувати схему згортки по модулю 3 багаторозрядних двійкових кодів, необхідно мати три види простих згорток (рис. 3.27), (рис. 3.28), (рис. 3.29).
Рис. 3.27 - Схема згортки першого типу
Схема згортки першого типу має 2 входи, на яких поступають 2 сусідніх розряду двійкового входу, і 3 виходи.
Рис. 3.28 - Схема згортки другого типу
Рис. 3.29 - Схема згортки третього типу
Схема згортки по модулю три багаторозрядного двійкового коду поділяється на 2 типи: послідовного і пірамідального (паралельного).
Схема послідовного типу складається з елементарних схем верстання першого і другого типу і представлена на рис. 3.30
Недолік: велика глибина схеми, як наслідок, мала швидкодія.
Рис. 3.30 - Схема послідовного типа.
Схема пірамідального типу представлена на рис. 3.31. Кількість рівнів залежить від розрядності вхідного коду.
Рис. 3.31 - Схема пірамідального типу
Контроль правильності виконання логічних операцій в процесорі здійснюється подібно до контролю арифметичних операцій. Якщо виконується операція кон’юнкції, треба одночасно обчислити остачу по модулю 3 та для операції диз’юнкції і навпаки згідно з приведеною формулою:
AVB = (AB) + (A&B)
AVB = (AB) + 2 (A&B) rv ≡ [(ra +ro) - r&] mod p
AVB = (AB) - (A&B)
A 1 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0
V A&B
B 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0
AVB 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 0
rA = 0, rB = 0, r& = 0.