- •Комп’ютерна схемотехніка. Архітектура комп’ютерів 2 зміст
- •2.1. Класифікація, призначення та основні характеристики пам'яті
- •2.2. Оперативна пам’ять (оп)
- •2.2.2. Статична пам'ять на біполярних транзисторах
- •2.3. Постійна пам'ять (пп)
- •2.9. Зовнішня оптична пам'ять
- •1. Представлення та обробка інформації
- •Класифікація засобів обчислювальної техніки
- •1.2. Класифікація комп’ютерів
- •1.3. Структурна схема компю’терів, що використовують спільну шину
- •1.4. Системи числення
- •1.4.1. Базові параметри та класифікація систем числення
- •1.4.2.Загальні принципи побудови систем з послідовним обчисленням символів
- •1.4.3. Загальні принципи побудови систем числення з паралельним обчисленням символів
- •1.5. Кодування знакозмінної інформації. Коротка характеристика груп кодів, родинних прямому, зворотному, додатковому. Особливості застосування в комп'ютерах
- •1.6. Формати даних і команд сучасних комп’ютерів
- •1.7. Процесори
- •1.7.1. Склад і призначення пристроїв
- •1.7.2. Блок додавання чисел у формі з фіксованою крапкою
- •1.7.3. Особливості виконання складання чисел у формі з плаваючою крапкою
- •1.7.4. Реалізація процесора двійкового множення. Загальні положення
- •1.7.5. Реалізація множення в прямому коді
- •I варіант.
- •II варіант.
- •III варіант.
- •IV варіант
- •1.7.6. Реалізація в процесорі операції множення в додатковому коді
- •1.7.7. Реалізація методів прискореного множення в процесорах
- •1.7.8. Схемні методи прискореного множення
- •1.7.9. Особливості виконання множення чисел з плаваючою крапкою
- •1.8. Реалізація двійкового ділення в процесорі
- •1.8.1. Реалізація ділення чисел з фіксованою крапкою в прямому коді
- •1.8.2. Особливості ділення чисел у формі з плаваючою крапкою
- •1.9. Добування квадратного кореня
- •Частина 2. Пам'ять комп'ютерів
- •2.1. Класифікація, призначення та основні характеристики пам'яті
- •2.2 Оперативна пам’ять (оп)
- •2.2.1 Внутрішня організація оп
- •2.2.2.Статична пам'ять на біполярних транзисторах
- •2.2.3. Статична пам'ять на езл-інтегральних схемах (іс)
- •2.2.4. Статична пам'ять на уніполярних транзисторах (на мон іс)
- •2.2.5. Динамічна пам’ять (дп) на моп транзисторах
- •2.2.6. Побудова пам’яті необхідної розмірності
- •2.3. Постійна пам'ять (пп)
- •2.3.1. Типи пп
- •2.3.2. Масочні пп (мпп)
- •2.3.3. Однократнопрограмована пам'ять
- •2.3.4. Репрограмована пам'ять
- •2.3.5. Flash-пам'ять
- •2.4. Зп с послідовним доступом(зппд)
- •2.4.1. Зппд на регістрах зсуву
- •2.4.2. Елемент зп з послідовним доступом на мон-транзисторах
- •2.4.3. Буферний зп типу "черга" (бп)
- •2.4.4. Пам'ять типу "список"/"стек"
- •2.5. Асоціативна пам'ять
- •2.6. Зовнішня пам'ять (зп)
- •2.6.1. Типи зп
- •2.6.2. Зовнішня магнітна пам'ять (змп)
- •2.6.3. Способи цифрового магнітного запису
- •2.7. Зовнішня пам'ять з прямим доступом(зпПрД)
- •2.7.1. Накопичувачі на гнучких магнітних дисках(нгмд)
- •2.7.2. Накопичувачі на жорстких магнітних дисках(нжмд)
- •2.7.3. Raid – дискові масиви
- •2.8. Зовнішні зп з послідовним доступом. Накопичувачі на магнітних стрічках(нмс). Стримери
- •2.9. Зовнішня оптична пам'ять
- •2.9.1. Оптичні диски типу cd
- •2.9.2. Оптичні диски типу dvd
- •2.10. Контроль роботи пристроїв пам’яті
- •3.1. Пристрій управління
- •3.1.1 Склад пристрою управління
- •3.1.2. Пу з жорсткою логікою
- •3.1.3. Мікропрограмний пристрій управління (пристрій управління з гнучкою логікою)
- •3.1.4. Мікропрограмний пристрій управління зі змінною тривалістю реалізації мікрокоманд.
- •3.2. Системи переривань
- •3.2.1. Типи і основні характеристики системи переривань
- •3.3. Система управління вводом/виводом
- •3.4. Організація мультипрограмного режиму роботи в сучасних комп’ютерах
- •3.4.1. Форми обслуговування користувачів і види мультипрограмування (мпр)
- •3.4.2. Динамічний розподіл пам'яті
- •3.4.3. Система захисту пам’яті (сзп)
- •0 1 2 3 4 5 6 7
- •3.5. Системи автоматичного контролю
- •3.5.1. Види помилок і способи контролю
- •3.5.2. Контроль передачі кодів
- •3.5.3. Контроль роботи комбінаційних схем
- •3.5.4. Контроль виконання операцій в процесорах
- •3.5.5. Контроль роботи процесорів по модулю 3
2.4. Зп с послідовним доступом(зппд)
2.4.1. Зппд на регістрах зсуву
В ЗППД слова стають достпними тільки в певні моменти часу: коли ці слова будуть розташовані під механізмом читання. Можливі 2 типи такої пам'яті:
1-й тип. Інформація переміщується по запам'ятовувальним елементам, зберігаючи своє положення відносно інших слів
2-й тип. Переміщуються не сама інформація, а запам'ятовувальні елементи.
ЗП 1-го типу (рис. 2.33)
Рис. 2.33 ЗУ 1-го типу
В залежності від напраму перемещення інформації в цьому пристрої будемо розрізняти пам'ять
типу "черга"(fifo - first in first out) та
типу "список"(lifo - last in first out).
В пам'яті типу "черга" запис інформації здійснюється з одної сторони записуючого ланцюга, а зчитування – з протилежної. Сама інформація рухається в одному напрямі з входу на вихід.
В пам'яті типу "список" ("стек") запис і читання відбувається з одної сторонни. Інформація рухається в обидві сторони. Порядок читання обернений порядку запису.
ЗППД мжна побудувати за допомогою матриці тригерів, які об'єднуються в регістри (рис. 2.34).
Рис. 2.34 Схема побудови пам’яті ПД
Рис. 2.35 Схема адресації
ЗППД реалізується на матриці p x n тригерів типу D з динамічним керуванням. Дані тригери можуть розглядатись як регістри паралельної дії та як регістри зсуву. Необхідно додати ланцюги запису, читання та регенерації інформації (рис. 2.35). Для адресації використовується лічильник та цифровий компаратор. Лічильник повинен мати p станів. Кількість його розрядів дорівнює log2p.
Для побудови ЗППД застосовуються всі відомі технології, але структура побудови ЗЕ в регістрах зсуву будуть мати деякі відмінності.
2.4.2. Елемент зп з послідовним доступом на мон-транзисторах
Структура одного розряду регістра зсуву, який будується з використанням МОН-технології (рис. 2.36).
Рис. 2.36 Структура одного розряду регістра зсуву
ЗЕ в регістрі зсуву містить 2 МОП-уніполярних транзистори, 2 конденсатори, 2 інвертори. На затвори транзисторів подаються 2 тактуючі синхросесії, які зсунуті на півперіоду(Т/2). Нехай в якийсь момент часу на вході з'явиться одиниця, за допомогою імпульсу с1 відкривається VT1 і заряжається С1. На виході U1
По сигналу с2 через півперіоду відкривається VT2, потім С2 рзряджається, а на виході U2 – високий потенціал. Таким чином за період одиниця з входу буде перенесена на вихід.
Приклад використання регістра зсуву
Рис. 2.37
Даний приклад показує, як можна запам'ятати інформацію, яка йде з частотою,яка в два рази перевищує вхідну частоту регістрів.
2.4.3. Буферний зп типу "черга" (бп)
Рис. 2.38 Буферний ЗП типу «черга» (БП)
В обчислювальних системах часто зустрічаються задачі, коли пристрій передає інформацію зі змінною швидкістю, а пристрій,що приймає інформацію, може сприймати лише з постійною швидкістю. Для вирішення такої задачі доводиться використовувати БП. Ця пам'ять складається з послідовно з'єднаних регістрів, кожен регістр зв'язаний зі своїм триггером прапора. Одиничний стан триггера означає, що у відповідному регістрі є інформація. Якщо всі тригери в нулі, то черга порожня, всі в одиниці – переповнена. Слова, які поступають на вхід, переміщуються в напрямку виходу до тих пір поки не знайдуть перший вільний регістр. При запису інформації в регістр, відповідний тригер прапора встановлюється в одиницю. При читанні інформації видається з р-го регістра, а решта інформації переміщеється в напрямку виходу (рис. 2.38).