II варіант.

Множене множимо на молодшу цифру множника, отриманий перший ЧД передаємо в суматор, зсуваємо множене на 1 розряд вліво, множимо множене на сусідню старшу цифру множника і т.д. Множення закінчується можливою передачею на суматор зсунутого вліво на (n -1) розрядів множеного. Результат добутку також представлений подвоєним числом розрядів, але старші цифри добутку будуть розташовані в додаткових n-розрядах.

 

Приклад      X = 0.1011           Y = 0.1101

							1 0 1 1	X
						0 0 0 0	0 0 0 0	0
	1 1 0			1			1 0 1 1	X20
						0 0 0 0	1 0 1 1	1
		1 1		0		1	0 1 1	X21
						0 0 0 0	1 0 1 1	2
			1	1		1 0	1 1	X22
						0 0 1 1	0 1 1 1	3
				1		1 0 1	1	X23
						1 0 0 0	1 1 1 1	Z

Схемна реалізація II варіанту, як і першого, вимагає 3-х регістрів, причому 2 з них (РгХ - множене, Рг Z - добутки) мають подвійну кількість розрядів, в РгХ і РгУ ораганізовані ланцюги зсуву на 1 розряд в РгХ - вліво, в РгУ-вправо. До складу БО входять: 2 n-розрядних комбінаційних суматори, схеми передачі коду (СПК), схема видачі коду (СВК), визначення знака (СВЗ) результату.

СПК управляють молодшим розрядом множника, якщо в ньому 1, то зсунуте множене на суматор передається, якщо 0 - немає. СВ3 включає логічну схему mod2, що запам'ятовує тригер.

Реалізація I варіанта можлива за скороченою схемою, при цьому можна зменшити число розрядів в регістрі множеного до величини ~ 15-20% від n.

III варіант.

Z

n

= X * Y = X * (Y_-1 * 2 ^-1 + Y _-2 * 2 ^-2 + ... + Y _{- n} * 2 ^{- n)} = ((... (0 + X * Y _{- n)} * 2 ^-1 + XY _{- n +1)} * 2 ^-1 + ... + XY _-1) * 2 ^-1

Помножити множене на молодшу цифру множника, і цей ЧД передати на суматор. Потім зсунути суматор на 1 розряд вправо. Примножуючи множене на наступну цифру множника, отримуємо другий ЧД, яке передаємо в суматор, після чого суматор знову зсувається на 1 розряд вправо. Множення завершується n-м зрушенням суматора вправо.

						0	1 0 1 1		X
						0	0 0 0 0	0 0 0 0	0
	1 1 0			1		0	1 0 1 1		XY-n
						0	1 0 1 1	0 0 0 0	1
						0	0 1 0 1	1 0 0 0	1*2-1(1-й зсув)
		1 1		0		0	1 0 1 1		XY-n+1
						0	0 1 0 1	1 0 0 0	2
						0	0 0 1 0	1 1 0 0	2*2-1(2-й зсув)
			1	1		0	1 0 1 1		XY-(n-2)
						0	1 1 0 1	1 1 0 0	3
						0	0 0 1 1	0 1 1 1	3*2-1(3-й зсув)
				1		0	1 0 1	1	X23
						1	0 0 0 1	1 1 1 0	4
						0	1 0 0 0	1 1 1 1	Z

Склад схеми: 3 регістра, тільки Рг Z має подвійну кількість розрядів, в Рг Y є ланцюг правого зсуву, ланцюг може бути і в Рг Z, замість зсуву можна використовувати «косу» передачу на 1 розряд вправо. В даному БО СПК управляється молодшим розрядом множника. Т.ч. додавання виконується по старшим n розрядам в цьому БО можна використовувати n-розрядний комбінаційний суматор.

Мікропрограма