- •Развитие систем счисления и классификация.
- •2. Способ деления на основание.
- •3. Способ умножения на основание.
- •4. Правило перевода неправильных дробей. Использование промежуточной системы счисления
- •5. Формы представления чисел.
- •6. Способы кодирования чисел.
- •7. Основные понятия алгебры логики.
- •8. Конъюнкция (логическое умножение).
- •9. Дизъюнкция (логическое сложение).
- •10. Операция Шеффера («и-не»).
- •11. Операция Пирса («или-не»).
- •12. Операция сложения по модулю два.
- •13. Основные законы алгебры логики.
- •14. Цифровые интегральные микросхемы.
- •15. Дешифраторы, шифраторы.
- •16. Сумматоры и вычитатели.
- •17. Мультиплексоры. Демультиплексоры.
- •18. Назначение и классификация триггерных устройств.
- •23. Регистры
- •24. Классификация интегральных микросхем.
- •1. Назначение специализированного вычислителя.
- •2. Взаимодействие в режимах Чтение и модиф запись
- •Режим “ Чтение “
- •Запись информации в зу ( режим “ Модифицированная запись”).
- •3. Структурная схема св. Взаимодействие ВчУ с уо
- •4. Структурная схема св. Взаимодействие элементов поу св с ВчУ.
- •5.Общие сведения о запоминающих устройствах.
- •.Классификация запоминающих устройств.
- •. Характеристики запоминающих устройств.
- •6 Назначение и состав зу-02.
- •Основные технические характеристики блока зу-02.
- •7. Назначение, состав блока дзу-э-8к-м.
- •Взаимодействие элементов блока дзу-э-8к-м по структурной схеме.
- •8. Назначение, состав ук
- •Состав ук
- •9. Назначение и состав упо
- •Структурная схема упо
- •Коммутатор ук
- •11. Синхронизатор
- •12. Работа ук в режиме управления обращением к модулям зу
- •13.Работа ук в режиме обращения к собственным регистрам
- •14. Взаимодействие элементов ук при работе с рта
- •15. Назначение, состав и технические характеристики ВчУ.
- •16. Форматы команд и чисел ВчУ.
- •Формирование исполнительных адресов.
- •Индексные регистры.
- •17. Структурная схема ВчУ. Операционное устройство.
- •3.1. Назначение и состав операционного устройства ВчУ.
- •18. Структурная схема ВчУ. Устройство управления ВчУ.
- •4.1 Назначение и состав устройства управления.
Режим “ Чтение “
При обращении к ЗУ в режиме чтения информации процессор устанавливает в МА адрес ячейки ЗУ, к которой осуществляется обращение, а по КШУ 1 процессор выдаёт в УК сигнал Тр ОБР 1, который является заявкой процессора на обращении к ЗУ. Полный адрес ячейки ЗУ состоит из адреса модуля и адреса ячейки. Четыре старших разряда магистрали адреса(АМ0…АМ3) подключены к УК. По этим разрядам МА передаётся адрес модуля, где находится ячейка памяти, к которой осуществляется обращение.
Код, содержащийся в старших разрядах магистрали адреса АМ0…АМ3 – номер модуля определённого ЗУ, к которому процессор требует обращения, он передаётся в УК процессором, желающим обратиться к данному модулю памяти одновременно с сигналом ТрОбр1.
УК производит анализ этих сигналов с целью определения, свободен ли в данном такте работы УК требуемый модуль ЗУ, и нет ли в данном такте работы обращения более приоритетного процессора к незанятому модулю ЗУ.
Если требуемый модуль ЗУ свободен, и нет обращения к незанятому модулю со стороны более приоритетного процессора, то УК разрешает процессору, выставившему заявку на обращение к ЗУ, выдачу адреса ячейки ЗУ. Для этого УК выдает в процессор по КШУ 1 сигнал Вд А и запускает в работу требуемый модуль ЗУ путём выдачи по КШУ 2 сигнала ОБР 1.
В результате выдачи этих сигналов производятся следующие действия:
процессор выдаёт в МА адрес требуемой ячейки ЗУ;
в ЗУ возбуждается (начинает работать) схема управления, куда заносится адрес ячейки памяти и формируется сигнал ЗАН, используемый для анализа занятости ЗУ при обращении к нему процессоров (исключается обращение к занятому модулю другого процессора).
примерно через 1 мкс после поступления сигнала ОБР 1 сигнал ЗАН снимается, а через 1,2 мкс ЗУ по КШУ 2 выдаёт в УК сигнал готовности (ГОТ) и в МЧт считанную 36-ти разрядную информацию из ячейки с заданным адресом.
по сигналу ГОТ УК по КШУ 1 выдаёт в процессор, требовавший обращения к ЗУ, сигнал приём слова (ПрС), по которому производится приём считанной информации из МЧт в процессор.
Запись информации в зу ( режим “ Модифицированная запись”).
Режим записи можно разделить на две фазы. В первой фазе информация считывается из ЗУ, как и в режиме “Чтение”. Отличие от режима “Чтение” состоит в том, что одновременно с выдачей в МА адреса ячейки памяти, процессор выдаёт по специальной шине признак записи (ПрЗп), а в ЗУ момент снятия сигнала ЗАН отсчитывается не от сигнала Обр1, а от сигнала Обр2.
После получения информации из МЧт по сигналу ПрС и обработки её процессор по КШУ 1 выдаёт в УК сигнал Тр Обр 2.
Если в данном такте работы УК не поступил сигнал Тр ОБР 2 от более приоритетного процессора , то УК посылает в процессор по КШУ 1 сигнал “ выдача слова “ (ВдС), а в ЗУ по КШУ 2 – сигнал Обр 2.
В противном случае ( если есть сигнал Тр Обр 2 от более приоритетного процессора ) обслуживание процессора откладывается до следующего такта работы УК. По сигналу ВдС процессор выдаёт в МЗп сформированную для записи в ячейку памяти информацию. На этом процесс обмена информацией в режиме “Модифицированная запись” заканчивается.