- •Развитие систем счисления и классификация.
- •2. Способ деления на основание.
- •3. Способ умножения на основание.
- •4. Правило перевода неправильных дробей. Использование промежуточной системы счисления
- •5. Формы представления чисел.
- •6. Способы кодирования чисел.
- •7. Основные понятия алгебры логики.
- •8. Конъюнкция (логическое умножение).
- •9. Дизъюнкция (логическое сложение).
- •10. Операция Шеффера («и-не»).
- •11. Операция Пирса («или-не»).
- •12. Операция сложения по модулю два.
- •13. Основные законы алгебры логики.
- •14. Цифровые интегральные микросхемы.
- •15. Дешифраторы, шифраторы.
- •16. Сумматоры и вычитатели.
- •17. Мультиплексоры. Демультиплексоры.
- •18. Назначение и классификация триггерных устройств.
- •23. Регистры
- •24. Классификация интегральных микросхем.
- •1. Назначение специализированного вычислителя.
- •2. Взаимодействие в режимах Чтение и модиф запись
- •Режим “ Чтение “
- •Запись информации в зу ( режим “ Модифицированная запись”).
- •3. Структурная схема св. Взаимодействие ВчУ с уо
- •4. Структурная схема св. Взаимодействие элементов поу св с ВчУ.
- •5.Общие сведения о запоминающих устройствах.
- •.Классификация запоминающих устройств.
- •. Характеристики запоминающих устройств.
- •6 Назначение и состав зу-02.
- •Основные технические характеристики блока зу-02.
- •7. Назначение, состав блока дзу-э-8к-м.
- •Взаимодействие элементов блока дзу-э-8к-м по структурной схеме.
- •8. Назначение, состав ук
- •Состав ук
- •9. Назначение и состав упо
- •Структурная схема упо
- •Коммутатор ук
- •11. Синхронизатор
- •12. Работа ук в режиме управления обращением к модулям зу
- •13.Работа ук в режиме обращения к собственным регистрам
- •14. Взаимодействие элементов ук при работе с рта
- •15. Назначение, состав и технические характеристики ВчУ.
- •16. Форматы команд и чисел ВчУ.
- •Формирование исполнительных адресов.
- •Индексные регистры.
- •17. Структурная схема ВчУ. Операционное устройство.
- •3.1. Назначение и состав операционного устройства ВчУ.
- •18. Структурная схема ВчУ. Устройство управления ВчУ.
- •4.1 Назначение и состав устройства управления.
13.Работа ук в режиме обращения к собственным регистрам
Под обращением к собственным регистрам УК следует понимать выполнение операций над содержимым регистров УК со стороны ВчУ, осуществляемое любой командой ВчУ с обращением к нулевому модулю ЗУ.
При этом исполнительный адрес А2, выделяемый ВчУ в МА, воспринимается в УК как команда, у которой КОП УК содержится в разрядах 20-23 , а информация для записи в регистры в разрядах 24-31.
КОП УК указывает выполняемую операцию в УК. Информация для записи может содержать: код подмены, коды формирования заявок и масок, телеграфную кодовую комбинацию. Выполнением операций УК управляет схема УУК, которая дешифрует КОП УК с помощью дешифраторов операций: ДшОп1, ДшОп2,ДшОп3. Структура информации, выдаваемой в младшие разряды магистрали адреса, имеет вид, представленный на рис
-
20
21
22
23
24
25
26
27
28
29
30
31
КОП УК
Информация УК
Для обращения к собственным регистрам УК ВчУ выдает в магистраль адреса адрес нулевого модуля ЗУ, а по КШУ1 сигнал ТрОбр1-7. Если ЗУ свободно и нет обращения к данному модулю ЗУ более приоритетного процессора, то формируется последовательность сигналов управления как при обращении к обычному модулю ЗУ.
14. Взаимодействие элементов ук при работе с рта
Управление обменом информации с РТА – одна из функций УК
В составе РУК - буферный Рг РТА.
Рг сдвига РТА,Рг буферный РТА входят в состав адаптера РТА ( адаптер РТА предназначен для согласования СВ и КС). Адаптер РТА управляет обменом информацией между телеграфным каналом и СВ. АРТА состоит из схемы записи на РТА и схемы чтения с РТА, в состав которой входят регистр сдвига РСД1 и буферный регистр РБф. Буферный регистр предназначен для кратковременного хранения информации принятой с РТА. Регистр сдвига РСД1 - предназначен для преобразования параллельного 5 разрядного кода информации в последовательный код (МТК) для записи в РТА.
Дешифратор ДшОП3 управляет операциями обращения к РТА, выдавая сигналы записи и чтения информации на РТА( ЗпРТА, ЧтРТА).
Коммутатор УК предназначен для выдачи информации в ВчУ с 4-х различных направлений посредством младшего байта магистрали чтения.
Коммутатор УК представляет собой сборку из восьми схем “И-ИЛИ”, на вход которой поступает информация с выходов регистра подмены, регистра масок, регистра заявок и буферного регистра РТА
15. Назначение, состав и технические характеристики ВчУ.
ВчУ является основным операционным устройством СВ и предназначено для:
арифметической и логической обработки числовой информации, поступающей из ЗУ, под управлением команд;
организации приоритетного прерывания выполняемой программы под воздействием заявок от внешних и внутренних абонентов;
инициации работы устройства обмена СВ с помощью разовых команд.
Большинство операций в ВчУ выполняются над 18-ти разрядными числами, а обмен организуется 36-ти разрядными числами.
Минимальная единица обрабатываемой информации - 1 байт (8 разрядов инф. + 1к.р.).
Контроль команд и чисел - побайтовый на нечетность.
Формат чисел — 4 байта
Формат команды — 36 разрядов (32 инф.+4 конт.)
Максимальное быстродействие 200 тыс. операций в секунду.
Конфигурирование информации осуществляется по полусловам и байтам с точностью до байта.
ВчУ конструктивно состоит из двух блоков:
двухъярусный блок ВчУ1;
одноярусный блок ВчУ2;
Объединение их в единое устройство осуществляется с помощью кабелей, смонтированных в шкафу «П» («процессоров»). Каждый из блоков содержит типовые элементы замены (ТЭЗы). Всего — 66.